[发明专利]半导体设置及其制造方法

权利要求书

1.一种半导体设置，包括：

衬底；

在衬底上形成的背栅；

在背栅的相对两侧由衬底中半导体的一部分形成的鳍；以及

夹于背栅与各鳍之间的背栅介质层。

2.根据权利要求1所述的半导体设置，其中，背栅的顶面与各鳍的顶面基本上持平或高于鳍的顶面。

3.根据权利要求1所述的半导体设置，其中，背栅包括导电材料，且宽度为5-30nm。

4.根据权利要求1所述的半导体设置，其中，鳍包括Si、Ge、SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb、InGaSb，且宽度为约3-28nm。

5.根据权利要求1所述的半导体设置，其中，背栅介质层包括高K电介质，且厚度为约2-20nm。

6.根据权利要求1所述的半导体设置，还包括：

在衬底上形成的隔离层，所述隔离层露出鳍的一部分；和

在隔离层上形成的栅堆叠，所述栅堆叠与所述鳍和背栅相交，其中所述栅堆叠与背栅之间通过电介质层隔离。

7.根据权利要求6所述的半导体设置，其中，衬底中包括阱区，其中背栅与阱区电接触。

8.根据权利要求7所述的半导体设置，其中，如果所述半导体设置用于p型器件，则阱区被掺杂为n型；如果所述半导体设置用于n型器件，则阱区被掺杂为p型。

9.根据权利要求8所述的半导体设置，其中，阱区在与背栅相对应的位置处包括接触区，所述接触区的掺杂浓度高于阱区中其余部分的掺杂浓度。

10.根据权利要求8所述的半导体设置，还包括：在所述鳍被隔离层露出的部分下方形成的穿通阻挡部，所述穿通阻挡部的掺杂浓度高于阱区的掺杂浓度。

11.根据权利要求6所述的半导体设置，其中，所述栅堆叠包括栅介质层和在栅介质层上形成的栅导体层，其中栅介质层与每一鳍的与背栅相反一侧的侧面以及每一鳍的顶面接触。

12.根据权利要求6所述的半导体设置，还包括在每一鳍位于栅堆叠相对两侧的部分的表面上生长的半导体层。

13.根据权利要求12所述的半导体器件，其中，如果所述半导体设置用于p型器件，则半导体层带压应力；如果所述半导体设置用于n型器件，则半导体层带拉应力。

14.一种制造半导体设置的方法，包括：

在衬底中形成背栅槽；

在背栅槽的侧壁上形成背栅介质层；

向背栅槽中填充导电材料，形成背栅；

对衬底进行构图，以形成与背栅介质层邻接的鳍。

15.根据权利要求14所述的方法，其中，

形成背栅槽包括：

在衬底上形成构图辅助层，该构图辅助层被构图为具有与背栅槽相对应的开口；

在构图辅助层与开口相对的侧壁上形成图案转移层；

以该构图辅助层及图案转移层为掩模，对衬底进行刻蚀，以形成背栅槽，以及

形成鳍包括：

选择性去除构图辅助层；以及

以图案转移层为掩模，对衬底进行刻蚀，以形成鳍。

16.根据权利要求15所述的方法，其中，背栅槽中填充的导电材料的顶面与衬底的顶面基本上持平或高于衬底的顶面。

17.根据权利要求15所述的方法，其中，在形成背栅之后且在对衬底进行构图之前，该方法还包括：在背栅槽中形成电介质层，以覆盖背栅。

18.根据权利要求15所述的方法，其中，衬底包括Si、Ge、SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb、InGaSb，构图辅助层包括非晶硅，以及

该方法还包括：在构图辅助层的顶面上形成保护层，以在背栅槽的刻蚀期间保护构图辅助层。

19.根据权利要求18所述的方法，还包括：在衬底上形成停止层，构图辅助层形成于该停止层上。

20.根据权利要求19所述的方法，其中，保护层包括氮化物，图案转移层包括氮化物，停止层包括氧化物。