[发明专利]在衬底表面上的等离子体激活的保形膜沉积的方法

说明书

相关申请的交叉引用

本申请主张于2012年2月14日提交的专利申请61/598,547的利益和优先权。该专利申请的全部公开内容通过引用并入本申请。

本申请涉及于2011年4月11日提交的美国专利申请No.13/084,399，于2011年4月11日提交的美国专利申请No.13/084,305，于2011年4月11日提交的美国专利申请No.13/083,827，这些专利申请其全部内容通过引用并入本申请。

背景技术

半导体器件的各种薄膜层可以使用原子层沉积(ALD)工艺进行沉积。一些ALD工艺可能不能饱和（saturate）晶片，导致晶片上的不完整的膜沉积、膜岛状现象、以及膜厚度的差异。解决不完整的膜沉积的一些方法包括较长的投配时间，以便用膜前体饱和晶片表面。但是延长的投配时间在膜成核阶段的过程中会浪费有价值的前体。延长处理时间的附加的效果会减少处理工具的产率、需要安装和维护附加的处理工具以支持生产线。此外，由这样的方法制备的膜可能具有提供不充分的器件性能的物理的、化学的或者电气的特性。

发明内容

一种在衬底表面沉积膜的方法包括：将衬底提供至反应室中；从由二-叔-丁基二叠氮基硅烷、三（二甲氨基）甲硅烷基叠氮化物、以及双（叔-丁酰肼）二乙基硅烷组成的前体组中选择含硅反应物；将处于气相的所述含硅反应物引入到所述反应室中；以及将处于气相的第二反应物引入到所述反应室中。

在其他的特征中，所述方法包括：在能让所述含硅反应物吸附到所述衬底表面的条件下引入所述含硅反应物以及将所述衬底表面暴露于等离子体以驱动所述含硅反应物和所述第二反应物之间的在所述衬底表面上的反应，从而形成所述膜。

在其他的特征中，所述方法包括：在所述含硅反应物被吸附到所述衬底表面上并且在没有事先将所述含硅反应物清扫出所述反应室时将所述第二反应物引入到所述反应室。所述第二反应物以恒定的流率、非恒定的流率或者断续的流率中的一种流率流到所述衬底表面。

在其他特征中，所述膜包括SiN，所述膜形成保形结构，以及所述膜的沉积在小于或者等于400℃的温度进行。

一种在衬底表面沉积膜的方法包括：(a)将衬底提供至反应室中；(b)从由二-叔-丁基二叠氮基硅烷、双（乙基甲基胺基）硅烷、双（二异丙基氨基）硅烷、双（叔-丁酰肼）二乙基硅烷、三（二甲胺基）甲硅烷基叠氮化物、三（二甲胺基）甲硅烷基氨化物、三叠氮乙基硅、二异丙基氨基硅烷、以及六（二甲基胺基）二硅氮烷组成的前体组中选择含硅反应物；(c)在能让所述含硅反应物被吸附到所述衬底表面的条件下将处于气相的所述含硅反应物引入到所述反应室中；(d)在所述含硅反应物被吸附到所述衬底表面上时将处于气相的第二反应物引入所述反应室，其中在没有事先将所述含硅反应物清扫出所述反应室时将所述第二反应物引入；以及(e)将所述衬底表面暴露于等离子体以驱动所述含硅反应物和所述第二反应物之间的在所述衬底表面的反应，从而形成所述膜。

在其他特征中，所述方法包括：所述等离子体在所述含硅反应物和所述第二反应物中的至少一个被暴露于所述衬底处于气相时点燃所述等离子体。所述含硅反应物和所述第二反应物处于所述气相时不相互反应。

在其他特征中，所述膜包括SiN膜以及所述膜的沉积在小于或者等于400℃的温度进行。在(d)过程中使所述第二反应物以非恒定的流率流到所述衬底表面。所述方法进一步包括在(e)之前将处于气相的所述第二反应物清扫出。所述方法包括所述清扫阶段之后但在(e)之前将所述衬底表面暴露于所述第二反应物。

在其他特征中，所述含硅反应物和所述第二反应物以气相状态共存。所述含硅反应物和所述第二反应物直到在(e)中暴露于等离子体时，才明显地反应。在(e)中形成的所述膜形成保形结构。在(e)后，通过化学气相沉积在所述膜的一部分上直接沉积另外的膜。使所述第二反应物以恒定的流率、非恒定的流率或者断续的流率中的一种流率流到所述衬底表面。