[发明专利]半导体器件的伪栅电极

权利要求书

1.一种半导体器件，包括：

衬底，包含第一表面；

绝缘区，覆盖所述第一表面的一部分；

栅电极，位于所述衬底上方，所述栅电极具有第一基部和设置在所述第一基部和所述衬底之间的第一底部，所述第一基部的宽度与所述第一底部的宽度之间的差值限定第一宽度差；

伪栅电极，位于所述绝缘区上方，其中所述伪栅电极包括第二底部和宽于所述第二底部的第二基部，其中，所述第一底部的宽度大于所述第二底部的宽度，所述第二基部的宽度与所述第二底部的宽度之间的差值限定第二宽度差，所述第二宽度差与所述第一宽度差的比值是2至100；以及伪栅极电介质，介于所述伪栅电极和所述绝缘区之间。

2.根据权利要求1所述的半导体器件，其中，所述第二底部的侧壁基本垂直于所述绝缘区的上表面。

3.根据权利要求1所述的半导体器件，其中，所述第二底部包括楔形侧壁。

4.根据权利要求1所述的半导体器件，其中，所述伪栅电极包含多晶硅、N功函数金属或P功函数金属。

5.根据权利要求1所述的半导体器件，其中，所述第二底部的宽度与所述第二基部的宽度的比值是0.5至0.9。

6.一种半导体器件，包括：

衬底，包含第一表面；

绝缘区，覆盖所述衬底的一部分；

鳍，穿过所述绝缘区中的开口；

栅电极，在所述鳍的上部的上方延伸，其中，所述栅电极包括第一基部和第一底部，所述第一底部设置在所述第一基部和所述衬底之间，所述第一基部的宽度与所述第一底部的宽度之间的差值限定第一宽度差；以及

伪栅电极，位于所述绝缘区上方，其中，所述伪栅电极包括第二底部和宽于所述第二底部的第二基部，所述第二基部的宽度与所述第二底部的宽度之间的差值限定第二宽度差，所述第二宽度差大于所述第一宽度差；

其中，所述第一底部的宽度大于所述第二底部的宽度，所述第二宽度差与所述第一宽度差的比值是2至100。

7.根据权利要求6所述的半导体器件，其中，所述第一底部的宽度与所述第一基部的宽度的比值是0.95至1.05。

8.根据权利要求6所述的半导体器件，其中，所述第二底部的宽度与所述第二基部的宽度的比值是0.5至0.9。

9.根据权利要求6所述的半导体器件，其中，所述第二底部基本垂直于所述绝缘区的上表面。

10.根据权利要求6所述的半导体器件，其中，所述第二底部包括楔形侧壁。

11.根据权利要求6所述的半导体器件，其中，所述栅电极和所述伪栅电极包含相同的材料。

12.根据权利要求6所述的半导体器件，其中，所述栅电极和所述伪栅电极包含不同的材料。

13.根据权利要求6所述的半导体器件，其中，所述伪栅电极包含多晶硅、N功函数金属或P功函数金属。

14.一种制造半导体器件的方法，包括：

提供衬底，所述衬底具有位于其上方的绝缘区以及延伸穿过所述绝缘区中的开口的鳍；

在所述鳍上方形成栅电极层并且延伸到所述绝缘区上方；

在所述栅电极层上方形成图案化的掩模层；以及

通过实施第一蚀刻工艺和第二蚀刻工艺形成栅电极和伪栅电极，其中所述栅电极在所述鳍的上部的上方延伸，所述栅电极包括第一基部和第一底部，所述第一底部设置在所述第一基部和所述衬底之间，所述第一基部的宽度与所述第一底部的宽度之间的差值限定第一宽度差，而所述伪栅电极位于所述绝缘区上方，所述伪栅电极包括第二底部和宽于所述第二底部的第二基部，所述第二基部的宽度与所述第二底部的宽度之间的差值限定第二宽度差；

其中，至少部分地通过使用SF₆作为蚀刻气体来实施所述第一蚀刻工艺的步骤，使用BCl₃作为蚀刻气体来实施所述第二蚀刻工艺的步骤；

其中，所述第一底部的宽度大于所述第二底部的宽度，所述第二宽度差与所述第一宽度差的比值是2至100。

15.根据权利要求14所述的方法，其中，在1mTorr至40mTorr的压力下实施所述第一蚀刻工艺的步骤。