[发明专利]隔离结构及其形成方法

说明书

技术领域

本发明涉及具有隔离结构的半导体结构和形成具有隔离结构的半导体结构的方法。

背景技术

通常，浅沟槽隔离(STI)用于使半导体晶圆上的有源区域彼此分开和隔离。以往这些STI通过蚀刻沟槽；用诸如氧化物的介电材料过填充沟槽；然后采用诸如化学机械抛光(CMP)或蚀刻的工艺去除任何多余的氧化物以便去除沟槽外面的介电材料来形成。这种介电材料有助于使有源区域彼此电隔离。

集成电路(IC)技术不断得到改善。这些改善常常包括按比例缩小器件几何尺寸以实现更低的制造成本、更高的器件集成密度、更快的速度、和更好的性能。连同由减小几何尺寸实现的优势，改进是直接针对IC器件进行的。

由于器件按比例缩小，继续对IC器件进行改进以进一步改进STI。虽然现有的STI和制造STI的方法大体上足以实现它们的预期用途，但随着器件不断按比例缩小，在各方面仍不是完全令人满意的。

发明内容

为了解决现有技术中存在的问题，根据本发明的一方面，提供了一种形成具有隔离结构的半导体结构的方法，所述方法包括：提供具有第一区域和第二区域的衬底；用中性掺杂物注入所述第一区域和所述第二区域以分别在所述第一区域和所述第二区域中形成第一蚀刻停止部件和第二蚀刻停止部件，所述第一蚀刻停止部件具有深度D₁，所述第二蚀刻停止部件具有深度D₂，其中，D₁小于D₂；在所述第一区域和所述第二区域中蚀刻衬底以分别形成第一沟槽和第二沟槽，其中，所述第一沟槽和所述第二沟槽分别连接在所述第一蚀刻停止部件和所述第二蚀刻停止部件上；以及用介电材料填充所述第一沟槽和所述第二沟槽以形成第一隔离结构和第二隔离结构，其中，所述第一隔离结构基本上具有所述深度D₁，所述第二隔离结构基本上具有所述深度D₂。

在所述的方法中，所述中性掺杂物包括氧或氮中的至少一种。

在所述的方法中，所述第一蚀刻停止部件和所述第二蚀刻停止部件中的每一个相对于所述衬底的蚀刻选择性介于约1∶10至约1∶200的范围内。在一个实施例中，所述第一蚀刻停止部件和所述第二蚀刻停止部件中的每一个相对于所述衬底的蚀刻选择性介于约1∶20至约1∶40的范围内。

在所述的方法中，所述第一蚀刻停止部件和所述第二蚀刻停止部件中的每一个的厚度都介于约至约的范围内。

在所述的方法中，注入所述第一区域和所述第二区域的步骤包括：独立地通过不同的步骤注入所述第一区域和所述第二区域。

在所述的方法中，注入所述第一区域和所述第二区域的步骤包括：使用灰度掩模在所述第一区域和所述第二区域上方形成具有第一开口和第二开口的图案化的掩模层，其中，所述第一开口的底面位于所述衬底的顶面之上，所述第二开口暴露出所述衬底的顶面的一部分；以及通过所述第一开口和所述第二开口同时注入所述第一区域和所述第二区域。

所述的方法还包括：在注入所述第一区域和所述第二区域的步骤之后以及在所述第一区域和所述第二区域中蚀刻所述衬底的步骤之前，对所述第一蚀刻停止部件和所述第二蚀刻停止部件进行退火。

所述的方法还包括：在所述衬底的第一区域中邻近于所述第一隔离结构形成至少一个光电探测器。

根据本发明的另一方面，提供了一种形成具有隔离结构的半导体结构的方法，所述方法包括：提供具有正面和背面以及第一区域和第二区域的衬底；对所述衬底进行注入以分别在所述第一区域和所述第二区域中形成第一蚀刻停止部件和第二蚀刻停止部件，所述第一蚀刻停止部件距离所述正面具有深度D₁，所述第二蚀刻停止部件距离所述正面具有深度D₂，其中，D₁小于D₂；在所述第一区域和所述第二区域中蚀刻所述衬底以分别形成第一沟槽和第二沟槽；其中，所述第一蚀刻停止部件和所述第二蚀刻停止部件比所述衬底具有更高的耐蚀刻性；以及用介电材料填充所述第一沟槽和所述第二沟槽以形成第一隔离结构和第二隔离结构，其中，所述第一隔离结构基本上具有所述深度D₁，所述第二隔离结构基本上具有所述深度D₂。

在所述的方法中，所述第一蚀刻停止部件和所述第二停止部件包括氧或氮中的至少一种。

在所述的方法中，所述第一蚀刻停止部件和所述第二蚀刻停止部件中的每一个相对于所述衬底的蚀刻选择性介于约1∶10至约1∶200的范围内。