[发明专利]存取快闪存储器的方法与快闪存储器控制器

说明书

技术领域

本发明关于存取一快闪存储器，特别是考虑被一快闪存储器的一控制器所存取得数据的一种执行数据样式管理方法，以及相关的存储器装置与其存储器控制器。

背景技术

随着快闪存储器的科技在近几年快速地成长，许多手持式存储装置，如符合SD/MMC规格、CF规格、MS规格与XD规格的存储卡、固态硬盘（solid state disks，SSD）以及嵌入式存储器（embedded Multi Media Card，eMMC）已经广泛地被应用在多种用途上。因此，在这些存储器装置上，快闪存储器的存取控制也变成一个重要的议题。

以NAND快闪存储器为例说明，NAND快闪存储器主要可以分成两类，一种是单层单元(Single Level Cell，SLC)快闪存储器，另一种则是多层单元(Multiple Level Cell，MLC)快闪存储器。在SLC快闪存储器中，每一个晶体管都被视为是一个存储单元，且只有两种充电准位，分别表示逻辑0与逻辑1。此外，在MLC快闪存储器中，每一晶体管的储存容量都可以被充分利用。更进一步来说，在MLC快闪存储器中用来驱动存储单元的电压是比在SLC快闪存储器中用来驱动存储单元的电压来得高。而且不同的电压准位可以被应用在MLC快闪存储器的存储单元中，用以储存多个位元的数据，如两位元的数据00、01、11或10，于被视为是一存储单元的晶体管内。理论上来说，MLC快闪存储器的储存密度可以达到SLC快闪存储器的储存密度的两倍以上，这对于在NAND快闪存储器技术遇到瓶颈的NAND快闪存储器制造商来说是一个好消息。

诚如MLC快闪存储器是比SLC快闪存储器来的便宜，而且在空间被限制的情况下，可以提供比SLC快闪存储器更高的容量，MLC快闪存储器已经成为市场上大多数存储装置所采用的主流存储器。然而，MLC快闪存储器的问题也随着其不稳定的特性一一浮现。为了确保一存储器装置对快闪存储器的存取控制可以符合相关的标准，快闪存储器的控制器也有一些处理机制以适当地处理数据存取运作。

根据相关的先前技术，具有前述的处理机制的存储器装置仍可能遇到一些问题。举例来说，因为使用者使用习惯，一些特定数据样式(data pattern)的数据会因为持续性地写入快闪存储器内相同的逻辑位址，使得该特定数据样式可能很容易造成写入/程序化的错误、读取错误等等。因此，一种考虑被快闪存储器的控制器所存取的数据的执行数据样式管理(data pattern management)，可以减少错误发生机率的方法是有其需求的。

发明内容

根据本发明的多个实施例，藉由导入一乱数种子以产生一乱数序列的一种存取一快闪存储器的方法被提出，以解决上述的问题。

根据本发明的一实施例，一种存取快闪存储器的方法被提出。该方法包括取得一第一乱数序列；将该第一乱数序列作为一第一种子，用以产生一第二乱数序列，其中该第一乱数序列不等同于该第二乱数序列；根据该第二乱数序列搅动一数据以产生一搅动数据；对该第一乱数序列与该搅动数据进行一错误校正编码运算以产生一同位检查码；将该搅动数据与该同位检查码储存至该快闪存储器。

根据本发明的另一实施例，一种存取快闪存储器的方法被提出。该方法包括取得一第一乱数序列；将该第一乱数序列作为一第一种子，用以产生一第二乱数序列，其中该第一乱数序列不等同于该第二乱数序列；对该第一乱数序列与一数据进行一错误校正编码运算以产生一同位检查码；根据该第二乱数序列搅动该数据与该同位检查码以产生一搅动数据；将该搅动数据储存至该快闪存储器。

根据本发明的另一实施例，一种控制一快闪存储器的快闪存储器控制器被公开。该快闪存储器控制器包括一种子产生器、一搅动单元、一错误校正电路以及一控制单元。种子产生器，取得一第一乱数序列并利用该第一乱数序列作为一第一种子，以产生一第二乱数序列，其中该第一乱数序列不等同于该第二乱数序列。搅动单元，耦接该种子产生器，根据该第二乱数序列用以搅动一数据以产生一搅动数据。错误校正电路，耦接该搅动单元，用以对该搅动数据以及该第一乱数序列进行一错误校正编码运算，以产生一同位检查码。控制单元，用以控制该快闪存储器以储存该搅动数据与该同位检查码。