[发明专利]一种中继器芯片的设计方法

说明书

技术领域

本发明涉及高端服务器设计领域和大规模集成电路设计领域领域,具体地说是一种中继器芯片的设计方法。

背景技术

随着计算机技术和集成电路技术的飞速发展，为了满足经济社会发展的需要，多路计算机系统或者多节点互连系统成为制约社会发展关键领域的瓶颈之一。庞大的数据计算和数据分析，复杂的图形分析和科学预算等信息领域对计算机系统的性能要求极高。因此需要构建庞大的多路计算机系统，以便更好适应当今各领域的应用需求，但是另一方面也陷入了多路计算机系统互连的技术难题中，有限的PCB面积为多路或者多节点互连系统的设计带来了难度，同时高速互连系统也为链路的传输长度设计了规范，这就更加增大了节点互连系统设计的难度。采用合理的芯片，在满足设计规范的条件下，扩展节点互连走线的长度是有效减少设计风险、降低设计难度的有效方法之一。

发明内容

本发明的目的是提供一种中继器芯片的设计方法。

本发明的一种中继器芯片的实现方法主要考虑在多路处理器系统或者多节点互连系统中硬件设计复杂度的影响，采用中继器芯片可在满足设计规则要求的基础上，有效扩展传输链路长度，以此达到设计目的并减少设计风险和难度。

本发明的设计方法是充分考虑传输链路的结构特点，特别是高速传输链路的传输特性和硬件设计难点，通过中继器芯片将互连节点的报文序列通过收取、分类、存储、转发、排序、传送的方式，达到延长高速互连硬件走线的目的，同时在接口链路上设计冗余链路和故障检测链路，以此提高系统的可用性和容错能力。

本发明的目的是按以下方式实现的，采用中继器芯片实现节点间的互连，实现中继器芯片的报文序列收取、分类、存储、转发、排序、传送功能，进而实现节点间高速传输链路的有效扩展，以降低硬件设计难度和设计风险，中继器芯片结构包括：（1）接口检测单元、（2）序列存储单元、（3）序列转发单元、（4）序列判断单元、（5）序列排序单元，其中：

接口检测单元（1）根据中继器芯片应用系统传输链路的特点，在接口检测单元（1）中设计时钟检测单元和数据检测单元，在系统上电初期，传输链路自动检测互连部件和中继器芯片之间链路的连通性，若存在连通性问题则通过冗余链路替代故障链路；

序列存储单元（2）根据中继器芯片的功能特点，采用FIFO实现序列存储单元（2），即将PORT-L或者PORT-R端口接收的报文进行保存，为提高中继器芯片的性能，根据接收报文的不同类型，分别实现多组FIFO存储单元，用来存储各种类型的报文，报文类型的分辨由序列判断单元（4）实现；

序列转发单元（3），接收的报文序列经过序列存储单元存储后，经由报文序列转发单元（3）转发，不同类型的报文由不同的信道完成转发，从而提高了执行效率；

序列判断单元（4）为了提高中继器芯片的性能，设计序列判断单元（4）用以分辨有效报文和无效报文，并且将有效报文按照各自的类型进行分类。从而提高中继器芯片的报文序列处理效率；

序列排序单元（5），不同类型的报文经过转发后，在序列排序单元（5）按照报文传输的先后顺序以及相同报文的数量要求进行排序，进而通过PORT-R或者PORT-L送出，并传输给对方节点。

接口单元结构设计，要根据多路计算机系统可靠性要求的特点，在接口单元实现时钟和数据通道的检测功能，当检测链路连通性存在故障时以冗余设计代替故障通道，从而达到高可靠性设计要求。

序列存储单元结构设计，要根据多路计算机系统高性能和高传输带宽的设计要求特点，设计多种类型存储部件，用以实现不同报文类型的分别处理，从而提高报文处理的性能。

序列转发单元结构设计，采用不同的传输信道分别实现不同报文类型的转发，从而实现报文的高效处理。

序列判断单元结构设计，采用报文筛选的方式实现有效报文和无效报文的分类，并且将有效报文实现分类管理。

序列排序单元结构设计，要根据系统传输特性的需要，将不同类型的报文进行排序传输，并且分析相同报文的传输数量。

采用中继器芯片实现节点间互连，从而实现节点间高速传输链路的有效扩展，从而降低硬件设计难度和设计风险，实现中继器芯片的报文序列收取、分类、存储、转发、排序、传送功能。