[发明专利]一种用于WCDMA通信的数字匹配滤波器

权利要求书

1.一种用于WCDMA通信的数字匹配滤波器，其特征在于，该数字匹配滤波器包括：

对所采集的每个采样值进行采样量化的A/D转换模块；

与所述A/D转换模块相连接，用于把采集数据同一个码片所进行的前后n次采样分开，获得I路和Q路的奇次和偶次序列数据，对获得的I路和Q路的奇次和偶次序列数据进行输出的串/并转换模块；

与所述串/并转换模块相连接，用于接收所述串/并转换模块输出的I路和Q路的奇次和偶次序列数据，通过Golay序列相关器对所接收的I路和Q路的奇次和偶次序列数据进行数据匹配的匹配滤波模块；

与所述匹配滤波模块相连接，用于将所述匹配滤波模块输出的I路和Q路奇次和偶次序列数据恢复成原始I路和Q路数据序列，并对原始I路和Q路数据序列进行输出的并/串转换模块；

与所述并/串转换模块相连接，用于接收所述并/串转换模块输出的原始I路和Q路数据序列，对原始I路和Q路数据序列进行求平方和，并对原始I路和Q路数据序列求平方和的结果进行输出的求平方和模块；

与所述求平方和模块相连接，用于对所述求平方和模块输出的原始I路和Q路数据序列求平方和的结果进行峰值检测，实现主同步序列同步的相关检测模块。

2.如权利要求1所述的数字匹配滤波器，其特征在于，所述匹配滤波模块中设置有多个子匹配滤波器，若进行n次数据采样，则需要将I路和Q路的每个码片采样值分别进入并联的2n个子匹配滤波器。

3.如权利要求1所述的数字匹配滤波器，其特征在于，所述求平方和模块采用查表方法对原始I路和Q路数据序列求平方，采用例化四进制珠算加法器求和，运用超前进位链实现。

4.如权利要求1所述的数字匹配滤波器，其特征在于，所述求平方和模块中的四进制珠算加法器为异步串行珠算加法器，采用两个权值为5的高珠和5个权值为1的低珠结构，一个单元可表示十进制数范围为0-15，正好为一个四进制的数的表示范围，同时由于平方结果为24bit，采用例化语句复制6个四进制的全加器的加法单元，六个四进制加法单元采用超前进位链的方法进行级联。

5.如权利要求1所述的数字匹配滤波器，其特征在于，当所述串/并转换模块把同一个码片所进行的前后2次采样分开、对每个采样值进行4bit量化时，即把4bitI路和4bit Q路转换成并行的4bit I路奇数序列、4bit I路偶数序列、4bit Q路奇数序列及4bit Q路偶数序列，对四路序列分别进入匹配滤波模块进行相关运算，并将结果经并/串转换模块转换成12bit的I路序列和12bit的Q路序列。