[发明专利]读取快闪存储器中所储存的数据的方法、存储器控制器与系统

说明书

【技术领域】

本发明有关于读取快闪存储器(flash memory)中所储存的数据，尤指一种通过参照快闪存储器的存储单元(memory cell)所读出的位元序列(bit sequence)的二进位数字分布特性(binary digit distribution characteristic)来读取快闪存储器中所储存的数据的方法与存储器控制器。

【背景技术】

快闪存储器可通过电子式的抹除(erase)与写入/程式化(program)以进行数据储存，并且广泛地应用于存储卡(memory card)、固态硬盘(solid-state drive)与可携式多媒体播放器等等。由于快闪存储器系为非挥发性(non-volatile)存储器，因此，不需要额外电力来维持快闪存储器所储存的资讯，此外，快闪存储器可提供快速的数据读取与较佳的抗震能力，而这些特性也说明了快闪存储器为何会如此普及的原因。

快闪存储器可区分为NOR型快闪存储器与NAND型快闪存储器。对于NAND型快闪存储器来说，其具有较短的抹除及写入时间且每一存储器单元需要较少的晶片面积，因而相较于NOR型快闪存储器，NAND型快闪存储器会允许较高的储存密度以及较低的每一储存位元的成本。一般来说，快闪存储器以存储器单元阵列的方式来储存数据，而存储器单元是由一浮动栅极晶体管(floating-gate transistor)来加以实作，且每一存储器单元可通过适当地控制浮动栅极晶体管的浮动栅极上的电荷个数来设定导通该浮动栅极晶体管所实作的该存储器单元的所需临界电压，进而储存单一个位元的资讯或者一个位元以上的资讯，如此一来，当一或多个预定控制栅极电压施加于浮动栅极晶体管的控制栅极的上，则浮动栅极晶体管的导通状态便会指示出浮动栅极晶体管中所储存之一或多个二进位数字(binary digit)。

然而，由于某些因素，快闪存储器单元中原本储存的电荷的个数可能会受到影响/扰乱，举例来说，快闪存储器中所存在的干扰可能来自于写入干扰(write/program disturbance)、读取干扰(read disturbance)及/或保持干扰(retention disturbance)。以具有各自储存一个位元以上的资讯的存储器单元的NAND型快闪存储器为例，一个实体存储器分页(physical page)会包含多个逻辑存储器分页(logical page)，且每一逻辑存储器分页采用一或多个控制栅极电压来进行读取。举例来说，对于一个用以储存3个位元的资讯的快闪存储器单元来说，该快闪存储器单元会具有分别对应不同电荷个数(亦即不同临界电压)的8种状态(亦即电荷位准)的其中之一，然而，由于写入/抹除次数(program/erase count,P/E count)及/或数据保留时间(retention time)的缘故，快闪存储器单元中的存储器单元的临界电压分布(threshold voltage distribution)便会有所改变，因此，使用原本的控制栅极电压设定(亦即临界电压设定)来读取存储器单元中所储存的资讯可能会因为改变后的临界变压分布而无法正确地获得所储存的资讯。

利用不同的控制栅极电压设定以读取快闪存储器可能有较高的机会得到正确的储存资讯。然而，储存所有利用不同控制栅极电压设定所取得的资讯可能需要更多的存储空间。除此之外，利用不同的控制栅极电压设定以读取快闪存储器可能会造成较长的读取时间，因此，需要一个更有效率的读取或解码程序。

【发明内容】

因此，本发明的目的之一在于提供一种读取快闪存储器中所储存的数据的方法、存储器控制器与装置，以解决上述问题。读取快闪存储器中所储存的数据的方法、存储器控制器与装置。

依据本发明的一实施例，一种用以读取储存在一快闪存储器的数据的方法被揭露，该方法包含：控制该快闪存储器对该快闪存储器的一第一存储器分页执行一读取运作；取得该第一存储器分页的一第一码字；依据一第一概似比对应规则取得该第一码字的一第一组概似比对应值；依据该第一组概似比对应值进行一错误更正运作；若依据该第一组概似比对应值进行该错误更正运作指示一不可更正的结果，则依据一第二概似比对应规则取得该第一码字的一第二组概似比对应值；以及依据该第二组概似比对应值进行该错误更正运作。