[发明专利]用于等离子体处理装置的基片制程方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及用于等离子体处理装置的基片制程技术。

背景技术

等离子体处理系统被广泛地应用于处理半导体基片，如在半导体制造中硅晶圆的刻蚀和在太阳能电池制造中介质层的沉积等。等离子体应用的范围非常广泛，包括等离子体增强化学气相沉积、抗剥离操作和等离子体刻蚀等。

目前，常用的等离子体处理系统主要包括两种，一种是批量处理系统，另一种则是单片处理系统。虽然单片处理系统在产品处理均一性、热效应以及单批加工速度方面具有优势，但是其低产能以及昂贵的生产成本显然是难以克服的致命缺陷。而在批量处理系统中，多片待处理的半导体基片被同时水平或垂直地放置并进行处理，如美国专利US5855681及美国专利US6962644中均提供了批量处理的半导体处理装置。其中，US5855681提供的并行处理室结构具有多边形或圆形的处理腔，这些腔室中具有多个处理平台，每个平台容纳一片半导体基片，且这些腔室中的各处理区域相互隔离，腔室内包含分立的气体分配组件以及射频功率源以在每一处理区域内的基片表面上方提供密度均匀的等离子体，从而在至少两个区域中同时进行隔离的工艺处理；而US6962644则提供一具有多个相互隔离的处理区域的处理室，并采用中心抽泵室使得两处理室可以相互连通，且该方案中并行处理室使用了两个射频功率源，其相位和频率被锁定在一起，用来防止两功率源造成射频功率的脉冲波动，使每一半导体基片的处理条件尽可能的一致，进一步确保处理结构的均一。

除此之外，中国专利CN200510028567.0和CN200710042285.5中也分别提供了能够同时对多片半导体基片进行处理的等离子体处理装置，其中，CN200510028567.0提供的等离子体处理装置具有一个腔体，腔体内容纳有至少两个处理平台，且处理平台之间被隔离壁隔开，隔离壁上设有宽长比小于1:3的通道，使得各处理平台之间既能保持气压均衡，又能使带电粒子不致互相干扰，提升了各处理平台处理条件的均一性；而CN200710042285.5提供的去耦合反应离子刻蚀室包含两个或多个并行处理区域，能够实现等离子体隔离和射频隔离，其可以从每个处理区域底部馈入多个射频频率以避免射频串扰和波动，同时在排气信道入口处设置有微通道环结构，能够将等离子体限制在处理区域内，避免产生等离子体串扰。

由此可见，现有技术中，多片半导体基片同时处理的等离子体装置能够大大提高处理效率，并降低等离子体气体源等材料消耗和装置损耗，已经逐渐成为半导体技术处理的主流设备，由上述国内外技术介绍可知，其一直努力的方向是：保证同时进行处理的各半导体基片工艺性能都相互匹配，等离子体处理装置的各处理平台或处理区域中具有相同的工艺参数，确保等离子体处理的均一性。

然而，在针对半导体基片进行批量处理时，鉴于多处理平台的等离子体处理装置的固有结构，当等离子体处理装置的多个处理平台并非全部装载有半导体基片、即等离子体处理装置的多个处理平台装载状态不同时，其实际工艺处理结果将明显差别与该多个处理平台全部装载半导体基片、即等离子体处理装置的多个处理平台装载状态相同时的工艺处理结果。

以双处理平台的等离子体处理装置为例，当进行批处理的半导体基片数量为奇数时，除最后一批外，每次同时进行处理的半导体基片数量均为2，即：等离子体处理装置的两个处理平台上，均装载有待处理的半导体基片，且两个处理区域具有一致的工艺参数和处理性能，能够得到一致的等离子体处理结果；而最后一批进行处理的半导体基片数量为1，即：等离子体处理装置的两个处理平台上，仅有一个处理平台装载有待处理半导体基片，另一处理平台空置，此时，由于两个处理区域具有一定程度的连通，而两处理平台却处于不同的装载状态，即使在相同的工艺参数下，空置处理平台所处处理区域内的工艺环境（如腔体压力、等离子体密度、射频功率等）将与装载有待处理半导体基片的处理平台所处处理区域的工艺环境有所差别，而其间起到连通作用的通道将会使得装载有待处理半导体基片的处理平台所处处理区域的工艺环境发生变化，使得单独进行处理的半导体基片处理效果，明显不同于两片同时处理的半导体基片，这将大大影响半导体基片处理效果的一致性，并进一步影响半导体器件的性能和成品率。

因此，如何在实现半导体基片等离子体处理的高效率以及低损耗的同时，进一步保证同批次大量半导体基片制程效果的一致性，成为该领域急需解决的关键问题。

发明内容