[发明专利]用于HEMT的集成肖特基二极管

说明书

技术领域

本申请涉及III-V半导体器件，特别是用于III-V半导体器件的集成肖特基二极管。

背景技术

AlGaN/GaN异质结构器件在器件开关期间具有小电容，这部分源于高速的电子迁移，还因为只有多数载流子（例如电子）负责器件的开和关的切换。诸如体二极管的器件额外部分不应干扰这些材料与器件特性。此外，体二极管的阈值电压直接导致了损耗，这对低电压器件来说特别重要。因此，肖特基二极管通常优选地用作低电压器件的体二极管，因为与半导体二极管相比，肖特基二极管通常具有低阈值电压。其他实现低阈值电压的常规方法为使用附加的MOS栅极二极管（MGD），或在器件下方埋有附加的类体二极管。但是，MGD方法要求约15%的额外空间，并且进一步要求额外的栅堆叠过程，以便将MGD栅极的阈值电压调整至并靠近约为0V，这通常不是在电力应用中所需的阈值电压。将类体二极管埋在AlGaN/GaN异质结构器件的下方可限制器件的击穿电压。

发明内容

公开的是一种集成到半导体载体中的肖特基二极管，其中在载体上制造有III-V半导体器件，或所述肖特基二极管从置于III-V半导体器件沟槽中的掺杂非晶硅或掺杂多晶硅的区域上形成。本文描述的实施方式几乎未占有额外区域，并且能实现小于0.7V的低阈值电压的二极管，例如0.3V到0.4V。在某些实施方式中，整个载体的背面可用于二极管，并且在反向模式下任何额外电阻不限制III-V半导体器件的优点。

根据晶体管器件的实施方式，所述器件包括在半导体载体上的化合物半导体材料和源极区域以及漏极区域，其中在化合物半导体材料中由置于所述源极区域与漏极区域之间的沟道区域将源极区域与漏极区域相互隔开。所述肖特基二极管与半导体载体（semiconductor carrier）集成，并且触点从源极和漏极区域延伸穿过化合物半导体材料。所述触点与肖特基二极管电接触，以使该肖特基二极管并联连接（in parallel）在源极与漏极区域之间。

根据制造晶体管器件的方法的实施方式，所述方法包括：在半导体载体上形成化合物半导体材料；形成源极区域和漏极区域，其中在化合物半导体材料中由置于所述源极区域与漏极区域之间的沟道区域将源极区域与漏极区域相互隔开；形成与半导体载体集成的肖特基二极管；以及形成触点，其从源极区域和漏极区域延伸穿过化合物半导体材料，并且与肖特基二极管电接触，以便该肖特基二极管并联连接在源极与漏极区域之间。

根据晶体管器件的另一个实施方式，所述器件包括在载体上的化合物半导体材料和源极区域以及漏极区域，其中在化合物半导体材料中由置于所述源极区域与漏极区域之间的沟道区域将源极区域与漏极区域相互隔开。掺杂非晶硅或掺杂多晶硅的区域与漏极相接触，并且延伸穿过化合物半导体材料的至少一部分。在载体的背离化合物半导体材料的一侧的金属化层延伸至掺杂非晶硅或掺杂多晶硅的区域，以便形成肖特基二极管。源极触点从源极区域延伸穿过化合物半导体材料的至少一部分，并且与金属化层电接触，以便肖特基二极管并联连接在源极区域与漏极区域之间。

根据制造晶体管器件的方法的另一个实施方式，所述方法包括：在载体上形成化合物半导体材料；形成源极区域和漏极区域，其中在化合物半导体材料中由置于所述源极区域与漏极区域之间的沟道区域将源极区域与漏极区域相互隔开；形成与漏极区域相接触的掺杂非晶硅或掺杂多晶硅的区域，并且其延伸穿过化合物半导体材料的至少一部分；在载体的背离化合物半导体材料的一侧上形成金属化层，其延伸至掺杂非晶硅或掺杂多晶硅的区域，以便形成肖特基二极管；以及形成源极触点，其从源极区域延伸穿过化合物半导体材料的至少一部分，并且与金属化层电接触，以使肖特基二极管并联连接在源极区域与漏极区域之间。

通过阅读以下详细描述和附图，本领域的技术人员将认识到额外的特性和优点。

附图说明

附图的组件并非互成比例。参考数字指代对应的相似部分。除非相互排除，否则可整合各种已阐明的实施方式的特性。实施方式描述在附图中，并且随后对其进行详细描述。

图1为具有集成肖特基二极管的III-V半导体器件的实施方式的透视截面图。

图2A至图2E为制造图1示出的半导体器件的方法的实施方式的透视截面图。

图3为具有集成肖特基二极管的III-V半导体器件的另一个实施方式的透视截面图。

图4为具有集成肖特基二极管的III-V半导体器件的另一个实施方式的透视截面图。