[发明专利]封装结构的联机构件及其制法

说明书

技术领域

本发明涉及一种封装结构的金属联机(Metal Interconnection)构件及其制法，尤指一种低制造成本且具有感光型可图形化介电层的封装结构的金属联机构件及其制法。

背景技术

传统上集成电路的多层线路结构是先干蚀刻金属层，然后进行介电层的填充；而镶嵌(damascene)技术则是先在介电层上蚀刻出金属导线用的图形，然后再填入金属。镶嵌技术最主要的特点是不需蚀刻金属层。当金属导线的材料由铝转换成电阻率较低的铜时，因为铜的干蚀刻技术较为困难，所以镶嵌技术对于铜工艺来说非常重要。

一般有两种常见的镶嵌结构：单镶嵌(single damascene)结构及双镶嵌(dual damascene)结构。双镶嵌结构是将孔洞及金属导线结合在一起都用镶嵌的方式来做，如此则只需要一个金属填充的步骤，因此，双镶嵌内联机技术在半导体工艺中显得日益重要。

图1A至图1I所示者，为现有的双镶嵌结构的制法的剖视图。

如图1A所示，提供一硅基板10。

如图1B所示，通过化学气相沉积（chemical vapor deposition，简称CVD）方式于该硅基板10的一表面上依序形成第一氮化层11、第一氧化层12、第二氮化层13与第二氧化层14。

如图1C所示，于该第二氧化层14上形成图案化的第一光阻15。

如图1D所示，以该第一光阻15为屏蔽来蚀刻该第二氮化层13与第二氧化层14。

如图1E所示，移除该第一光阻15。

如图1F所示，于该第二氧化层14上形成图案化的第二光阻16。

如图1G所示，以该第二光阻16为屏蔽来蚀刻该第一氮化层11与第一氧化层12，而于该第一氮化层11、第一氧化层12、第二氮化层13与第二氧化层14中构成孔171与沟槽172。

如图1H所示，移除该第二光阻16。

如图1I所示，沉积金属层18，并移除高于该第二氧化层14顶面的金属层18，以于该孔171与沟槽172中分别形成导电孔181与线路层182。

但是，现有的双镶嵌结构的制造必须经过化学气相沉积、光阻涂布、光阻曝光、光阻显影与干蚀刻等步骤，故整体工艺的步骤较多、较还杂、较耗时且成本较高，尤其是该化学气相沉积与干蚀刻步骤需要在高度真空环境下进行，且需要配合特殊工艺气体，所以大幅增加工艺时间与成本。

因此，如何避免上述现有技术中的种种问题，实已成为目前亟欲解决的课题。

发明内容

有鉴于上述现有技术的缺点，本发明的主要目的在于提供一种封装结构的联机构件及其制法，可有效减少工艺步骤、降低工艺成本与缩短工艺时间。

本发明的封装结构的联机构件包括：基板本体，其一表面具有导电部；第一感光型介电层，其形成于具有该导电部的基板本体的表面上，且具有外露该导电部的第一开孔；第一线路层，其形成于该第一开孔中；第二感光型介电层，其形成于该第一感光型介电层与第一线路层上，且具有外露该第一线路层的孔；导电孔，其形成于该孔中，用以电性连接该第一线路层；第三感光型介电层，其形成于该第二感光型介电层上，且具有外露该导电孔与第二感光型介电层的第二开孔；以及第二线路层，其形成于该第二开孔中，用以电性连接该导电孔。

本发明还提供一种封装结构的联机构件的制法，其包括：于一具有导电部的基板本体的表面上形成第一感光型介电层，且该第一感光型介电层形成有外露该导电部的第一开孔；于该第一开孔中形成第一线路层；于该第一感光型介电层与第一线路层上形成第二感光型介电层，且该第二感光型介电层形成有外露该第一线路层的孔；于该孔中与第二感光型介电层上形成第三感光型介电层；移除该孔中的第三感光型介电层与该第二感光型介电层上的部分第三感光型介电层，以外露该孔并形成外露该孔与第二感光型介电层的第二开孔；以及于各该孔中形成导电孔，并于该第二开孔中形成第二线路层，以由该导电孔电性连接该第一线路层与第二线路层。

本发明提供另一种封装结构的联机构件，其包括：基板本体，其一表面具有导电部；第一感光型介电层，其形成于具有该导电部的基板本体的表面上，且具有外露该导电部的孔；导电孔，各形成于该孔中，用以电性连接该导电部；第二感光型介电层，其形成于该第一感光型介电层上，且具有外露该导电孔与第一感光型介电层的开孔；以及线路层，其形成于该开孔中，用以电性连接该导电孔。