[发明专利]一种低失调全动态比较器

权利要求书

1.一种低失调全动态比较器，具有锁存电路（2），存储锁存电路输出端（OUTP,OUTN）信号的与非门锁存器（3），其特征在于，还包括：

预放大电路（1），其具有形成比较器输入端（INP,INN）的差分放大器（M1，M2），受时钟信号（CLK）控制的负载（M6，M7）和第五晶体管（M5），以及与锁存电路输入端（FP,FN）连接的预放大电路的输出端（OP1，ON1）；

失调消除电路（4），将与非门锁存器（3）所储存的信号反馈到比较器输入端（INP,INN），用于改变预放大电路输出端（OP1，ON1）电荷泄放速度。

2.根据权利要求1所述的低失调全动态比较器，其特征在于，所述失调消除电路（4）包括

分别并联在第五晶体管（M5）漏极与预放大电路两个输出端（OP1，ON1）之间的第三晶体管（M3）和第四晶体管（M4）；分别控制第三晶体管（M3）和第四晶体管（M4）通断的第一开关电路和第二开关电路；用于给第一开关电路和第二开关电路提供控制信号的双与门电路。

3.根据权利要求2所述的低失调全动态比较器，其特征在于，

所述第一开关电路包括有公共端的第一开关(S1)、第二开关（S2）和第五开关（S5），其中第一开关（S1）的另一端连接高电平（VH），第二开关（S2）的另一端连接低电平（VL），第五开关（S5）的另一端连接到第三晶体管（M3）的栅极，第一电容（C1）连接在第三晶体管（M3）的栅极与地之间，第二电容（C2）连接在所述公共端与地之间；

所述第二开关电路包括有公共端的第三开关(S3)、第四开关（S4）和第六开关（S6），其中第四开关（S4）的另一端连接高电平（VH），第三开关（S3）的另一端连接低电平（VL），第六开关（S6）的另一端连接到第四晶体管（M4）的栅极，第三电容（C3）连接在第四晶体管（M4）的栅极与地之间，第四电容（C4）连接在所述公共端与地之间；

所述双与门电路包括第一与门（and1）和第二与门（and2），与非门锁存器（3）的储存信号分别输入到第一与门（and1）的输入端和第二与门（and2）的输入端，第一与门（and1）和第二与门（and2）的另一输入端共同接入使能信号（EN）和时钟信号（CLK）的逻辑与运算结果，第一与门（and1）的输出信号控制第一开关（S1）和第三开关（S3），第二与门（and2）的输出信号控制第二开关（S2）和第四开关（S4），第五开关（S5）和第六开关（S6）受时钟信号（CLK）的反相信号（CKb）控制。