[发明专利]自适应于低外部供电电压的电压生成器

权利要求书

1.一种参考电压生成器，其包括：

钳位调节器，其由从外部源提供的第一供电电压驱动并且被配置为接收第一电压以便生成钳位电压；以及

电平放大器，其由高于第一供电电压的第二供电电压驱动并且被配置为接收钳位电压以便生成参考电压，

其中参考电压生成器被包括在动态随机访问存储器DRAM中，并且钳位电压被设置为具有最小电压电平，该最小电压电平导致对于DRAM中的存储器单元数据的成功的恢复操作。

2.如权利要求1所述的参考电压生成器，其中钳位调节器包括：

第一比较单元，其由第一供电电压驱动并且被配置为将第一电压与第一节点的电压相比较以便输出第二节点的电压；

第一开关单元，其由第一供电电压驱动并且被配置为响应于第二节点的电压输出钳位电压；以及

第一电平控制单元，其被配置为输出具有与第一电压的电平相同的电平的第一节点的电压并且调节钳位电压的电平。

3.如权利要求2所述的参考电压生成器，其中第一开关单元是p沟道金属氧化物半导体PMOS晶体管，在该PMOS晶体管中，第一供电电压被连接到源极，第二节点被连接到栅极，并且钳位电压被连接到漏极。

4.如权利要求2所述的参考电压生成器，其中第一电平控制单元包括：

第一电阻器，其被连接在钳位电压和第二节点之间；以及

第二电阻器，其被连接在第二节点和地电压之间。

5.如权利要求1所述的参考电压生成器，其中电平放大器包括：

第二比较单元，其由第二供电电压驱动并且被配置为将钳位电压与第三节点的电压相比较以便输出第四节点的电压；

第二开关单元，其由第二供电电压驱动并且被配置为响应于第四节点的电压输出参考电压；以及

第二电平控制单元，其被配置为输出具有与钳位电压的电平相同的电平的第三节点的电压并且调节参考电压的电平。

6.如权利要求5所述的参考电压生成器，其中第二开关单元是p沟道金属氧化物半导体PMOS晶体管，在该PMOS晶体管中，第二供电电压被连接到源极，第四节点被连接到栅极，并且参考电压被连接到漏极。

7.如权利要求5所述的参考电压生成器，其中第二电平控制单元包括：

第三电阻器，其被连接在参考电压和第三节点之间；以及

第四电阻器，其被连接在第三节点和地电压之间。

8.如权利要求1所述的参考电压生成器，还包括电荷泵送单元，该电荷泵送单元用于通过电荷泵送操作接收第一供电电压，并且输出第二供电电压。

9.如权利要求1所述的参考电压生成器，其中参考电压生成器还包括降压单元，该降压单元用于接收高于第一供电电压的第三供电电压并且使第三供电电压下降以便输出第二供电电压。

10.一种动态随机访问存储器DRAM，向该DRAM提供来自外部源的第一供电电压，该DRAM包括：

比较电路，其由高于第一供电电压的第二供电电压驱动并且被配置为将第一电压与第一节点的电压相比较以便生成第二节点的电压；

开关电路，其由第二供电电压驱动并且被配置为响应于第二节点的电压输出参考电压；以及

电平控制电路，其被配置为输出等于第一电压的电平的第一节点的电压并且调节参考电压的电平，

其中第一电压被设置为具有导致对于DRAM中的存储器单元数据的成功的恢复操作的电压电平。

11.如权利要求10所述的DRAM，其中第一电压被设置为具有导致对于DRAM中的存储器单元数据的成功的恢复操作的最小电压电平。

12.如权利要求10所述的DRAM，其中开关电路是p沟道金属氧化物半导体PMOS晶体管，在该PMOS晶体管中，第二供电电压被连接到源极，第二节点被连接到栅极，并且参考电压被连接到漏极。

13.如权利要求10所述的DRAM，其中电平控制电路包括：

第一电阻器，其被连接在参考电压和第一节点之间；以及

第二电阻器，其被连接在第一节点和地电压之间。