[发明专利]用于图像传感器基于sigma-delta ADC的读出电路及工作时序

权利要求书

1.一种用于图像传感器基于sigma-delta ADC的读出电路，其特征在于，包括有依次连接的积分器阵列（1）、比较器（2）、加法器（3）和第一寄存器（4），其中，所述的加法器（3）的输出端通过N-bit锁存器阵列（5）连接输入端，所述的比较器（2）的输出端还依次连接1-bit锁存器阵列（6）、第二寄存器（7）和1-bit数模转换器（8），所述的1-bit数模转换器（8）的输出连接积分器阵列（1）的负向输入端，所述的积分器阵列（1）的正向输入端连接像素的输出信号，所述的第一寄存器（4）的输出端为该输出电路的输出端。

2.根据权利要求1所述的用于图像传感器基于sigma-delta ADC的读出电路，其特征在于，所述的积分器阵列（1）包括有运算放大器F，连接在运算放大器F的负输入端的第一模拟信号总线（9）、连接在运算放大器F的正输出端的第二模拟信号总线（10）、连接在运算放大器F的正输入端的第三模拟信号总线（11）以及连接在运算放大器F的负输出端的第四模拟信号总线（12），并联连接在第一模拟信号总线（9）和第二模拟信号总线（10）之间的M组第一开关组件（17），并联连接在第三模拟信号总线（11）和第四模拟信号总线（12）之间的M组第二开关组件（18），所述的运算放大器F的负输入端还分别连接采样电容Cs1和开关S14，所述的运算放大器F的正输入端还分别连接采样电容Cs2和开关S13，所述的开关S14和开关S13的另一端接共模电压，采样电容Cs1的另一端分别通过开关S11连接像素输出的复位信号，以及通过开关S22连接1-bit数模转换器（8）的正输出端，所述的采样电容Cs2的另一端分别通过开关S12连接像素输出的曝光信号，以及通过开关S21连接1-bit数模转换器（8）的负输出端，所述的运算放大器F的正输出端还连接比较器（2）的正输入端，所述的运算放大器F的负输出端还连接接比较器（2）的负输入端，所述的M为大于等于2的整数。

3.根据权利要求2所述的用于图像传感器基于sigma-delta ADC的读出电路，其特征在于，所述的M组第一开关组件（17）和M组第二开关组件（18）内部结构相同，其中，第一组开关组件（17）包括有依次串联连接的开关S311、积分电容C1和开关S321，所述的开关S311的另一端连接第一模拟信号总线（9），所述的开关S321的另一端连接第二模拟信号总线（10），所述的积分电容C1上并联连接开关S41；以此类推，第M组开关组件（17）包括有依次串联连接的开关S31M、积分电容CM和开关S32M，所述的开关S31M的另一端连接第一模拟信号总线（9），所述的开关S32M的另一端连接第二模拟信号总线（10），所述的积分电容CM上并联连接开关S4M，所述的M为大于等于2的整数。

4.根据权利要求1所述的用于图像传感器基于sigma-delta ADC的读出电路，其特征在于，所述的N-bit锁存器阵列（5）包括有M个N-bit锁存器，所述M个N-bit锁存器的输入端分别对应通过联动开关S51～S5M连接到第二数字信号总线（14），输出端分别对应通过联动开关S61～S6M连接到第一数字信号总线（13），所述的第一数字信号总线（13）连接加法器（3）的输入端，所述的加法器（3）的输出端通过第二数字信号总线（14）连接第一寄存器（4）。

5.根据权利要求1所述的用于图像传感器基于sigma-delta ADC的读出电路，其特征在于，所述的1-bit锁存器阵列（6）包括有M个1-bit锁存器，所述M个1-bit锁存器的输入端分别对应通过联动开关S51～S5M连接到第三数字信号总线（15），输出端分别对应通过联动开关S61～S6M连接到第四数字信号总线（16），所述的第三数字信号总线（15）连接在比较器（2）的输出端和加法器（3）的输入端上，所述的第四数字信号总线（16）连接第二寄存器（7）的输入端，所述的M为大于等于2的整数。

6.一种权利要求1所述的用于图像传感器基于sigma-delta ADC的读出电路的工作时序，其特征在于，包括如下步骤：

1）当开关S11～S14闭合时，采样电容Cs1、Cs2采集像素输出信号Vpixel_rst–Vpixel_sig，将M个积分电容C1与第一模拟信号总线（9）和第二模拟信号总线（10）均断开连接；

2）将开关S11～S14断开，开关S21、S22闭合，将第一组N-bit锁存器通过开关S6连接到第一数字信号总线（13）上，第一组1-bit锁存器通过开关S7连接到第四数字信号总线（16）上，第四数字信号总线（16）控制1-bit模数转换器输出差分电压Vdacp-Vdacn，大小是由1-bit锁存器中存储的数字量决定的，模数转换器的输出通过开关S21、S22连接到采样电容Cs1、Cs2左极板，此时第一组积分电容C1通过开关S31、S32连接到第一模拟信号总线（9）和第二模拟信号总线（10）之间，以及第三模拟信号总线（11）和第四模拟信号总线（12）之间，此时运放输出的差分电压为：

(Vpixel_rst–Vpixel_sig)–(Vdacp-Vdacn)

同时比较器完成对运放输出差分电压与0电压的比较，比较后的数字量与第一数字信号总线（13）中的数字量通过加法器完成累加；

3）当S11～S14再次闭合时，开关S8闭合将比较器的输出通过第三数字信号总线15存入第一组1-bit锁存器中，将加法器的输出通过第二数字信号总线（14）存入第一组N-bit锁存器中，以此类推，不断重复步骤1）～步骤3）直到第一组电容已经完成M-1次累加，其中M为大于等于2的整数。