[发明专利]半导体器件和制造半导体器件的方法

说明书

本申请是基于日本专利申请No.2012-042806和2012-223966，这些申请的内容通过引用并入本文。

技术领域

本发明涉及一种半导体器件和制造半导体器件的方法，并且涉及例如一种在其中半导体芯片以倒装芯片的方式与互连基板连接的半导体器件和制造半导体器件的方法。

背景技术

在半导体芯片的安装类型之一中存在倒装芯片连接。倒装芯片连接是这样的类型，在该类型中，使半导体芯片的有源表面面对互连基板，然后通过焊料将半导体芯片的电极焊盘与互连基板的端子彼此连接。近年来，为了应对电极焊盘的小型化，开发了这样一种结构，在该结构中，Cu柱形成在电极焊盘上，并且Cu柱和电极焊盘通过焊料彼此连接。这里，利用其中不使用Pb的Sn基焊料作为焊料。

另一方面，W.H.WU和三个其他人在2009年的Journal of ELECTRONIC MATERIALS第38卷第12期的“The influence of Current Direction on the Cu-Ni Cross-Interaction in Cu/Sn/Ni Diffusion Couples”显示了检查当Sn设置在Cu与Ni之间时的电迁移的结果。在该文档中，知道了当从照片看时Cu与Ni之间的距离大约为60至80μm。报告了在这种条件下由于电迁移而导致在Sn中形成空隙。

当Cu柱设置在电极焊盘上时，由于电迁移，Cu从Cu柱扩散到Sn基焊料。当Cu扩散到Sn基焊料时，形成合金Cu和Sn，这导致在焊料中形成空隙。当在焊料中形成空隙时，存在焊料被切断的高可能性。从本说明书的说明书和附图，其他问题和新的特征将是明显的。

发明内容

在一个实施例中，提供一种包括电极焊盘的半导体芯片。Cu柱形成在电极焊盘上。另外，互连基板的连接端子由含有Cu的金属形成。Cu柱和连接端子通过含有Sn的焊料层彼此连接。Ni层形成在Cu柱与焊料层之间或者在焊料层与连接端子之间。Cu柱的上表面与连接端子之间的距离等于或小于20μm。

根据实施例，可防止用于将Cu柱连接到互连基板的连接端子的焊料被切断。

附图说明

从以下结合附图对某些优选实施例的描述，本发明的以上目的、优点和特征以及其他目的、优点和特征将会更清楚，在附图中：

图1是示出半导体器件的构造的截面图。

图2A和图2B是示出半导体芯片的平面图。

图3A和图3B是示出半导体芯片的平面图。

图4是图1的截面A-A’的放大图。

图5A和图5B是示出制造图4中所示的半导体器件的方法的示图。

图6A和图6B是示出制造图4中所示的半导体器件的方法的示图。

图7是示出制造图4中的半导体器件的方法的示图。

图8A和图8B是示出当Ni层设置在Cu柱与连接端子两者上时焊料层的结构变化的示图。

图9是示出图8B的延续部分的示图。

图10A和图10B是示出实施例的效果的示图。

图11是示出图4的修改例子的截面图。

图12是示出根据第二实施例的半导体器件中的半导体芯片和互连基板的连接结构的截面图。

图13是示出图12的修改例子的截面图。

图14是示出紧接着Cu柱和连接端子通过焊料层彼此连接之后的状态的截面照片。

图15是示出Cu柱与连接端子之间通电预定时间之后的状态的截面照片。

图16是示出图12的修改例子的截面图。

图17是示出图11的修改例子的截面图。

图18是示出焊料层的厚度L与空隙的发生率之间的关系的曲线图。

具体实施方式

本文现在将参照说明性实施例来描述本发明。本领域技术人员将认识到，许多替代实施例可使用本发明的教导来实现，并且本发明不限于出于解释性目的而示出的实施例。

以下，将参照附图来描述本发明的实施例。在所有图中，相似的元件用相似的指代数字和符号指代，将不重复其描述。

（第一实施例）

图1是示出根据第一实施例的半导体器件SD的构造的截面图。该半导体器件SD包括半导体芯片SC和互连基板INT。半导体芯片SC是例如在其中合并逻辑电路和存储器电路的芯片，但是可仅包括逻辑电路，并且可仅包括存储器电路。另外，半导体芯片SC可包括CoC（芯片上芯片）结构或SIP（系统级封装）结构，在CoC结构中，多个半导体芯片被叠层。