[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路的制作向超大规模集成电路（ULSI）发展，其内部的电路密度越来越大，所含元件数量不断增加，使得晶片的表面无法提供足够的面积来制作所需的互连线（Interconnect）。为了配合元件缩小后所增加的互连线需求，利用通孔实现的两层以上的多层金属互连线的设计，成为超大规模集成电路技术所必须采用的方法。

由于铜金属的电阻率低、电迁移寿命长，利用铜工艺制作金属互连线可以降低互连线的RC（Resistive Capacitive delay）延迟、改善电迁移等引起的可靠性问题。现有工艺中一种铜互连线的形成方法包括：提供半导体衬底，并在所述半导体衬底上形成低k或者超低k材料的层间介质层；在所述层间介质层上形成包含掩膜图形的掩膜层，所述掩膜图形的位置和形状与后续形成的铜互连线的位置和形状对应；以所述掩膜层为掩模，沿掩膜图形刻蚀所述层间介质层，至暴露出半导体衬底，形成凹槽；在所述凹槽内以及凹槽两侧的掩膜层上形成铜金属材料；进行平坦化工艺，至暴露出所述层间介质层，形成铜互连线；在所述层间介质层和铜互连线上形成含碳氮化硅阻挡层。上述工艺形成的铜互连结构如图1所示，包括：半导体衬底100；位于半导体衬底100上的层间介质层102；位于半导体衬底100上且贯穿所述层间介质层102厚度的铜互连线104；位于层间介质层102和铜互连线104上的含碳氮化硅阻挡层106。

然而，在对上述铜互连结构进行布线粘结测试（Wiring bonding test）时发现，铜互连结构中阻挡层106易与层间介质层102和铜互连线104剥离，发生脱层（delamination）现象，导致所形成铜互连结构的成品率低，且易发生电迁移失效，电学性能较差。

更多关于半导体互连结构的工艺请参考公开号为CN1667812A的中国专利申请。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，改善半导体结构中金属层与阻挡层之间的粘附性，避免金属层与阻挡层之间发生脱层，提高所形成半导体结构的成品率和电学性能。

为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上由下至上依次形成层间介质层和掩膜层，并在所述层间介质层和掩膜层中形成金属层；

在所述金属层上形成粘附层；

在所述粘附层和掩膜层上形成阻挡层；

其中，与所述金属层接触的粘附层的表面包含导电材料，与所述阻挡层接触的粘附层的表面包含绝缘材料。

可选的，所述粘附层的材料包括氮化铝和铝。

可选的，形成所述粘附层包括：在所述金属层上形成铝金属层，并对所述铝金属层进行氮化处理。

可选的，形成所述铝金属层的方法为化学气相沉积工艺。

可选的，所述粘附层包含多层子粘附层，形成所述粘附层包括：在所述金属层上形成第一子铝金属层，并对所述第一子铝金属层进行氮化处理，形成第一子粘附层；重复上述步骤，在所述第一子粘附层上由下至上依次形成多层子粘附层。

可选的，形成所述子铝金属层的方法为化学气相沉积工艺。

可选的，所述化学气相沉积工艺的反应物为二甲基乙基胺铝，温度小于400℃，压强为0.01torr～20torr。

可选的，进行氮化处理的方法为氮气等离子体处理。

可选的，所述阻挡层的材料为含碳氮化硅。

相应的，本发明还提供了一种半导体结构，包括：

半导体衬底；

位于所述半导体衬底上的层间介质层；

位于所述层间介质层中的金属层；

位于所述金属层上的粘附层；

位于所述层间介质层和粘附层上的阻挡层；

其中，与所述金属层接触的粘附层的表面包含导电材料，与所述阻挡层接触的粘附层的表面包含绝缘材料

可选的，所述阻挡层的材料为含碳氮化硅。

与现有技术相比，本发明技术方案具有以下优点：