[发明专利]晶体管重叠电容的测试结构及其测试方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种晶体管重叠电容的测试结构及其测试方法。

背景技术

现有的集成电路以及半导体制造领域内，晶体管是构成半导体器件的一种基本元件之一，因此被广泛应用。随着集成电路的集成化，以及半导体器件的微型化，晶体管的性能对于集成电路的影响越发显著。在影响晶体管性能的因素中，晶体管的重叠电容会对由晶体管形成的半导体器件的工作效率产生影响。

请参考图1，是现有技术的晶体管的剖面结构示意图，包括：半导体衬底10；位于半导体衬底10表面的栅极结构11，所述栅极结构11包括：位于半导体衬底10表面的栅介质层12、位于所述栅介质层12表面的栅电极层13、以及位于所述栅电极层12两侧的侧墙14；位于所述栅极结构11两侧的半导体衬底内的源区15a和漏区15b，所述源区15a或漏区15b包括：轻掺杂区16和重掺杂区17。

其中，所述轻掺杂区16位于栅极结构11下方，使得所述栅电极层13与轻掺区16之间形成重叠电容。所述重叠电容会影响晶体管的工作频率和工作速度，导致由所述晶体管所形成的半导体器件的工作效率下降。因此需要对所述重叠电容进行测量，从而尽量降低所述重叠电容的大小。

然而，现有技术对于所述晶体管重叠电容的测试方法复杂，并且很难准确获取所述重叠电容的数值。

更多关于晶体管重叠电容的测试方法的相关技术，请参考专利号为US7656183的美国专利文件。

发明内容

本发明解决的问题是提供一种晶体管重叠电容的测试结构及其测试方法，能够准确地获取晶体管中源区或漏区与栅电极层之间的重叠电容。

为解决上述问题，本发明的技术方案提出了一种晶体管重叠电容的测试方法，包括：提供第一测试结构，所述第一测试结构包括在第一半导体衬底上形成的第一晶体管和第一连接结构，所述第一晶体管包括位于第一半导体衬底上的第一栅极结构，所述第一栅极结构包括第一栅介质层、位于所述第一栅介质层表面的第一栅极、所述第一晶体管还包括位于所述第一栅极两侧的第一半导体衬底内的第一源区和第一漏区，所述第一源区和第一漏区内具有位于第一栅极结构下方的第一重叠区，所述第一连接结构位于第一源区和第一漏区表面；测试获取第一栅极和第一连接结构之间的第一电容；提供第二测试结构，所述第二测试结构包括在第二半导体衬底上形成的第二晶体管和第二连接结构，所述第二晶体管包括位于第二半导体衬底上的第二栅极结构，所述第二栅极结构包括第二栅介质层、位于所述第二栅介质层表面的第二栅极、所述第二晶体管还包括位于所述第二栅极两侧的第二半导体衬底内的第二源区和第二漏区，并且所述第二源区、第二漏区没有位于第二栅极结构下方的重叠区域，所述第二连接结构位于第二源区和第二漏区表面；测试获取第二栅极和第二连接结构之间的第二电容；根据所述第一电容和第二电容，计算得到第一晶体管的重叠电容。

可选的，所述第一源区和第一漏区包括第一重掺杂区和第一轻掺杂区，所述第一重叠区为第一轻掺杂区。

可选的，所述第二源区和第二漏区为第二重掺杂区。

可选的，所述第一栅介质层和第二栅介质层的形成工艺、材料和尺寸相同；第一栅极和第二栅极的形成工艺、材料和尺寸相同；第一重掺杂区和第二源区、第二漏区的形成工艺、材料和尺寸相同；第一连接结构和第二连接结构的形成工艺、材料和尺寸均相同。

可选的，所述第一晶体管的第一栅极结构还包括位于第一栅介质层和第一栅极两侧表面的第一侧墙，所述第二晶体管的第二栅极结构还包括位于第二栅介质层和第二栅极两侧表面的第二侧墙，且所述第一侧墙和第二侧墙的形成工艺、材料和尺寸均相同。

可选的，在所述第一连接结构和第一源区、第一漏区之间具有第一硅化物层，在所述第二连接结构和第二源区、第二漏区之间具有第二硅化物层，所述第一硅化物层和第二硅化物层的形成工艺、材料和尺寸均相同。

可选的，所述第一半导体衬底、第一晶体管和第一连接结构之间具有第一介质层；所述第二半导体衬底、第二晶体管和第二连接结构之间具有第二介质层；所述第一介质层和第二介质层的形成工艺、材料和厚度均相同。