[发明专利]一种镀银键合铜丝的制造方法

说明书

技术领域

本发明属于半导体集成电路芯片封装领域，具体来说涉及一种半导体集成电路芯片键合用镀银铜丝的制造方法。 

背景技术

半导体集成电路制造完成后所得的芯片虽然已经具有特定的功能，但是要实现该功能，必须通过与外部电子元件的连接。而半导体集成电路芯片需要经过与封装体的键合工序，最终得到芯片封装，如此才能通过封装的引脚与外部电子元件连接。在芯片与封装体的键合工艺中，都通过键合线将芯片上的焊盘与封装体的引脚进行电连接。所以键合线是实现芯片功能必不可少的材料。现有技术中，因为纯金的导电性能优异，键合线多由纯金制成。但随着黄金资源的日益稀缺、价格持续攀升，封装成本大幅上升。为此业内技术人员研发出镀金铜丝产品来替代金丝的产品。该镀金铜丝是通过在铜芯上镀金来形成，这种产品兼顾了金的优异导电性能，而且采用铜来作为芯体，从而可以减少金的用量，节约了成本。然而，镀金键合铜丝虽然价格低廉，且在拉伸、剪切强度和延展等方面的性能优于金丝，但随着芯片行业的快速小型化、多引脚高密度化，镀金键合铜丝越来越无法满足需求。这是因为铜的导电性能虽然良好，但相对于金来说，其电阻率较高，这导致其在体积非常小的芯片封装中所产生的热量无法忽视。因而有必要研究一种即经济又性能优异的替代键合丝。

并且，现有技术中镀银键合铜丝的制造方法一般都是粗拔后直接一次精拔成型的工艺，这种工艺由于仅采用一次精拔，铜丝由很大的直径一次被拉拔成很细的直径，直径的减小过程过于激烈，因此容易造成断线。

发明内容：

本发明要解决的技术问题是提供一种制造镀银键合铜丝的方法，以克服现有镀金键合铜丝生产成本高、电镀层硬度低不耐摩擦的缺陷，通过镀银层替代镀金层，从而得到低成本的镀银键合铜丝，并且通过多次精拔的方法，减少铜丝断线的出现。

本发明提出的镀银键合铜丝的制造方法总体来说是以纯度大于99.9995％的高纯铜丝为芯体，在该芯片的表面镀有纯银导电层，其中铜芯的含量为91.1~97.3wt%，纯银导电层的含量为2.7wt％~8.9wt％，其余为铜。

下面具体介绍本发明的镀银键合铜丝的制造方法，其依次包括如下步骤：

本发明镀银键合铜丝的制造方法，按先后次序依次包括以下步骤： 

（1）提取高纯铜：以国家标准1号纯铜为原料，提取纯度大于99.9995％的高纯铜；将高纯铜连铸得到直径大约为8mm的高纯铜棒，该高纯铜棒的纵向和横向晶粒数均为1个； 

（2）将直径大约为8mm的高纯铜棒进行粗拔以制得直径大约为3-4mm的铜丝后，对所述铜丝进行退火，退火温度大约为450-500摄氏度，退火时间大约为20-60分钟，退火后进行水冷； 

（3）电镀前的称重准备：按照重量百分比计，选取91.1~97.3wt%的铜作为铜芯，将2.7~8.9wt%的纯银分成两份，其中第一份为1.5~6.2wt%，第二份为1.2-2.7wt%，其中，纯银的纯度为大于99.99%；

（4）第一次电镀纯银保护层：将退火后的按重量百分比计91.1~97.3wt%的铜作为铜芯，在所述铜芯的表面上电镀第一份1.5~6.2wt%的纯银；

（5）第一次精拔：将完成步骤（4）的电镀有纯银保护层的铜丝，精拔成直径大约为1-1.5mm的镀银键合铜丝；

（6）第一次热退火：对完成步骤（5）的镀银键合铜丝进行热退火，其中热退火温度大约为450-500摄氏度，时间大约为20-60分钟；

（7）第二次电镀纯银保护层：在完成步骤（6）的键合铜丝的表面上电镀第二份1.2-2.7wt%的纯银；

（8）第二次精拔：将完成步骤（7）的镀银键合铜丝精拔成直径大约为15-25微米的镀银键合铜丝；

（9）第二次热退火：对完成步骤（8）的镀银键合铜丝进行热退火，其中热退火温度大约为450-500摄氏度，时间大约为20-60分钟；

（10）清洗：对完成步骤（9）的镀银键合铜丝进行表面清洗，采用酸性溶液先对其进行一次清洗，然后采用去离子水进行二次清洗；

（11）将清洗干净的镀银键合铜丝烘干。 

具体实施方式：

下面通过具体实施方式对本发明镀银键合铜丝的制造方法进行详细说明。

实施例1

（1）提取高纯铜：以国家标准1号纯铜为原料，提取纯度大于99.9995％的高纯铜；将高纯铜连铸得到直径大约为8mm的高纯铜棒，该高纯铜棒的纵向和横向晶粒数均为1个；