[发明专利]一种提升小波变换FPGA实现的方法

说明书

技术领域

本发明涉及一种CCD相机图像数据压缩技术领域，尤其涉及一种可以高速（像元读出时钟超过20MHz）线阵CCD相机的图像数据压缩，提升小波变换FPGA实现的方法。

背景技术

在高分辨率航空航天遥感应用中，线阵CCD相机的视场和分辨率指标不断提高，所采用的CCD输出路数、拼接片数和单端口读出速率也在不断提高，从而使数字化后的图像数据量急剧增加，因此必须进行图像数据压缩。目前，对CCD图像进行硬件压缩的采用的方法是先对图像进行提升小波变换，然后才对小波系数进行处理，如JPEG2000和CCSDS压缩方法。因此，如何快速实现提升小波变换是CCD图像整个压缩的关键。

目前，适合空间CCD相机图像压缩应用的理想处理器为FPGA处理器。现有提升小波变换FPGA实现方法效率低、占用资源大、耗时，对于实时性强的空间CCD成像系统而言，CCD读出速率较高（CCD单端口读出速率超过20MHz），最终使图像数据率大，进而需进一步提高图像小波变换系统时钟频率。系统时钟频率的提高，不仅增加了系统功耗，而且对电磁兼容性设计也提出了苛刻的要求；在高速情况下进行图像数据小波变换时数据交互也是个难题，且现有FPGA器件工作频率越高，稳定性越差，可靠性越差，难以满足空间环境可靠性要求。另外，为了获得高分辨率和宽覆盖的图像，空间CCD通常要多片拼接组成长线阵CCD最终使总的像元数达到数万~十几万。这样采集的图像数据十分庞大，这就使图像小波变换占用FPGA资源也急剧增加，而每片适于空间应用的FPGA资源有限。如果才用多片FPGA容易导致系统体积庞大、设计复杂、功耗增加，且PCB板面也有限。

发明内容

本发明为解决背景技术存在的上述技术问题，本发明针对航空航天遥感线阵CCD相机图像以行为单位特点，提供一种可以高速（像元读出时钟超过20MHz）线阵CCD相机的图像数据压缩，提升小波变换FPGA实现方法。

为了解决上述技术问题，本发明的技术方案具体如下：

一种提升小波变换FPGA实现的方法，包括以下步骤：

步骤i：将CCD图像每128行作为一帧图像，将一帧图像分为8组，每组采用16个并行的1-D行提升小波变换模块进行分解；

步骤ii：将行提升小波系数的每32列采用16个并行的1-D列提升小波变换模块进行分解。

在上述技术方案中，每个1-D行提升小波变换模块采用4个延时寄存器D1，D2，D3，D4的值作为中间值来计算提升小波高频和低频系数。

在上述技术方案中，步骤ii中具体为：每个1-D列提升小波变换模块利用多路复用技术以流水线的作业方式将32列小波系数输入到16个并行的提升小波变换模块中。

本发明具有以下的有益效果：

本发明的提升小波变换FPGA实现的方法，将CCD图像每128行作为一帧图像，先将一帧图像分为8组，每组采用16个并行的1-D行提升小波变换模块进行分解，然后将行提升小波系数的每32列采用16个并行的1-D列提升小波变换模块进行分解，最终完成二维提升。由于行列方向均采用16个并行1-D提升小波模块，提高了提升小波变换效率，缩减了CCD图像小波变换时间。

本发明的提升小波变换FPGA实现的方法，每个1-D行提升小波变换模块采用4个延时寄存器D1，D2，D3，D4的值作为中间值来计算提升小波高频和低频系数，缩短了提升小波高低频系数计算路径，进而提高了每个提升小波模块计算速度。

本发明的提升小波变换FPGA实现的方法，利用提升小波变换的第一步预测更新与第二步更新预测结构相同特点，将行列提升小波变换的第一步和第二步采用多路复用技术进行融合。大大节省了FPGA资源占用。

本发明的提升小波变换FPGA实现的方法，每个1-D列提升小波变换模块利用多路复用技术以流水线的作业方式将32列小波系数输入到16个并行的提升小波变换模块中，大大提高了提升小波计算效率。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。

图1为CCD图像二维提升小波变换过程示意图。

图2为提升步骤示意图。

图3为提升小波变换树形结构示意图。

图4为发明的提升小波变换树形结构示意图。

图5为提升小波变换VLSI结构示意图。

图6为提升小波变换最终VLSI结构示意图。

图7为列提升小波实现结构示意图。

图8为图7的输入输出关系示意图。