[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种实施后栅极(gate-last)工艺时去除伪栅极结构中的牺牲栅电极层的方法。

背景技术

在下一代集成电路的制造工艺中，对于互补金属氧化物半导体（CMOS）的栅极的制作，通常采用高k-金属栅工艺。对于具有较高工艺节点的晶体管结构而言，所述高k-金属栅工艺通常为后栅极工艺，其典型的实施过程包括：首先，在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上的界面层、高k介电层、覆盖层（capping layer）和牺牲栅电极层构成；然后，在所述伪栅极结构的两侧形成栅极间隙壁结构，之后去除所述伪栅极结构中的牺牲栅电极层，在所述栅极间隙壁结构之间留下一沟槽；接着，在所述沟槽内依次沉积功函数金属层（workfunction metal layer）、阻挡层（barrier layer）和浸润层（wetting layer）；最后进行金属栅极材料（通常为铝）的填充。

在上述工艺过程中，通常采用干法蚀刻工艺去除所述伪栅极结构中的牺牲栅电极层，由此会对所述牺牲栅电极层下方的覆盖层造成一定程度的损伤。随后，在所述受到损伤的覆盖层上形成的金属栅极材料（通常为铝）时，所述金属栅极材料向所述高k介电层的扩散趋势显著增强，由此造成半导体器件性能的下降。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有伪栅极结构，所述伪栅极结构包括自下而上依次层叠的高k介电层、覆盖层、保护层和牺牲栅电极层；在所述半导体衬底上依次形成接触孔蚀刻停止层和层间介电层，并执行化学机械研磨以露出所述伪栅极结构的顶部；去除所述伪栅极结构中的牺牲栅电极层；去除所述伪栅极结构中的保护层；在所述伪栅极结构中的覆盖层上形成金属栅极结构。

进一步，所述半导体衬底包括NMOS区和PMOS区，所述NMOS区和所述PMOS区上均形成有所述伪栅极结构。

进一步，所述伪栅极结构中的高k介电层的下方形成有界面层。

进一步，所述保护层的材料包括氧化硅或氮氧化钛。

进一步，所述牺牲栅电极层的材料包括多晶硅、氮化硅或无定形碳。

进一步，所述覆盖层的材料包括氮化钛或氮化钽。

进一步，采用干法蚀刻工艺去除所述牺牲栅电极层。

进一步，所述干法蚀刻所使用的蚀刻气体包括NF₃、HBr或者CF₄。

进一步，在实施所述干法蚀刻之前，还包括在所述半导体衬底上依次形成图形化的硬掩膜层和光致抗蚀剂层的步骤。

进一步，在实施所述干法蚀刻之前，还包括在所述半导体衬底上形成图形化的光致抗蚀剂层的步骤。

进一步，所述硬掩膜层的材料为氮化钛。

进一步，采用湿法清洗工艺去除所述保护层。

进一步，实施所述湿法清洗的工艺条件为：清洗液的PH值范围：6<PH<8，所述清洗液包含浓度小于10%的氟化物和浓度小于10%的双氧水。

进一步，所述牺牲栅电极层的去除为先去除位于所述NMOS区上的伪栅极结构中的牺牲栅电极层再去除位于所述PMOS区上的伪栅极结构中的牺牲栅电极层。

进一步，所述牺牲栅电极层的去除为同时去除位于所述半导体衬底上的全部伪栅极结构中的牺牲栅电极层。

进一步，所述伪栅极结构的两侧形成有侧壁结构。

进一步，所述侧壁结构至少包括氧化物层和/或氮化物层。

根据本发明，由于所述保护层的存在，去除所述伪栅极结构中的牺牲栅电极层时可以避免损伤到所述伪栅极结构中的覆盖层。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1F为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图2为根据本发明示例性实施例的方法实施后栅极工艺时去除伪栅极结构中的牺牲栅电极层的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。