[发明专利]一种多晶硅薄膜晶体管及其制备方法、阵列基板

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种多晶硅薄膜晶体管及其制备方法、阵列基板。

背景技术

低温多晶硅薄膜场效应晶体管(Low Temperature Poly-Silicon -Thin Film Transistor，简称LTPS-TFT)液晶显示器具有高分辨率、反应速度快、高亮度、高开口率等优点，加上由于LTPS的特点，使得其具有高的电子移动率；此外，还可以将外围驱动电路同时制作在玻璃基板上，达到系统整合的目标、节省空间及驱动IC的成本，并可减少产品不良率。

随着相关行业都在向小型化发展，LTPS-TFT也逐渐的做的越来越小，但由于供电电压、工作电压却没有随着大幅度的减少，相应的电场强度也随之增加，这就导致了电子的运动速率增加，在这种情况下，当电子的能量足够高的时候，就会离开衬底，隧穿进入栅氧化层，称之为热载流子效应。这种效应会使N型金属氧化物半导体(Negative channel-Metal-Oxide-Semiconductor，简称NMOS)的阈值电压增加，或使PMOS的阈值电压减小，从而会影响MOS的特性参数例如阈值电压V_T、跨导g_m、亚阈值斜率S_t、饱和电流I_dsat等，导致MOS特性的退化，并产生长期的可靠性问题。

传统的LTPS-TFT阵列基板的制程中，包括在多晶硅层上进行重掺杂，即离子注入形成源漏区(source/Drain，简称SD)，由于掺杂浓度较高，SD离栅极非常近，会在漏区附近产生强的电场，这样会导致热载流子效应，当TFT关闭时，漏电流(关态电流)过大，使得TFT很不稳定。

目前，为了减小漏电流，通常要对漏极区进行轻掺杂工艺，通过减小漏极界面的电场，达到减小漏电流的目的。其制备方法包括：

S101、如图1所示，在基板10上形成多晶硅层，并通过一次构图工艺形成有源层，所述有源层包括沟道区200和位于所述沟道区两侧的第一图案201；以及位于所述第一图案201相对所述沟道区200一侧的第三图案203。

S102、如图2所示，在基板10上形成栅绝缘层30，并形成与所述沟道区200和第一图案201相对应的第一光刻胶图案401。

S103、如图3所示，进行第一次离子注入，在所述第三图案203处形成重掺杂区2031；并去除所述第一光刻胶图案401。

S104、如图4所示，在完成前述步骤的基础上，形成位于所述沟道区200上的栅电极50，并进行第二次离子注入，使所述第一图案201处形成轻掺杂区2011。

S105、如图5所示，在完成前述步骤的基板上，形成保护层60，以及源电极701和漏电极702，以及与所述漏电极702电连接的像素电极801。

虽然该方法可以在一定程度上抑制漏电流，但是存在效果欠佳、界面缺陷高等问题。

发明内容

本发明的实施例提供一种多晶硅薄膜晶体管及其制备方法、阵列基板，可修复界面缺陷和多晶硅中的缺陷态，并且可改善热载流子效应，使得TFT的特性更稳定。

为达到上述目的，本发明的实施例采用如下技术方案：

一方面，提供一种多晶硅薄膜晶体管，包括栅电极、源电极、漏电极和有源层，所述有源层至少包括沟道区、第一掺杂区和第二掺杂区，所述第一掺杂区设置于所述沟道区的两侧，所述第二掺杂区设置于所述第一掺杂区相对所述沟道区的一侧；所述重掺杂区设置于所述第二掺杂区相对所述第一掺杂区的一侧；其中，所述重掺杂区中离子的剂量介于所述第一掺杂区和所述第二掺杂区之间。

另一方面，提供一种阵列基板，包括上述的多晶硅薄膜晶体管。

再一方面，提供一种多晶硅薄膜晶体管的制备方法，包括：

在基板上形成栅电极、源电极、漏电极和有源层，所述有源层至少包括沟道区、位于所述沟道区域两侧的第一图案、位于所述第一图案相对所述沟道区一侧的第二图案；还形成位于所述第二图案相对所述第一图案的一侧的第三图案；

通过掺杂工艺，在所述第三图案处形成重掺杂区，在所述第二图案处形成钝化掺杂区或轻掺杂区，在所述第一图案处形成所述轻掺杂区或所述钝化掺杂区；其中，所述第一图案和所述第二图案处互为所述钝化掺杂区和所述轻掺杂区；所述钝化掺杂区中包括与硅原子形成稳定共价键的钝化掺杂离子，且所述钝化掺杂区中所述钝化掺杂离子的注入深度小于所述重掺杂区和所述轻掺杂区中离子的注入深度，剂量大于所述重掺杂区中离子的剂量。