[发明专利]沟槽形成方法及半导体装置的制造方法

说明书

相关文献的交叉引用：

本申请享受以日本专利申请2012-187875号（申请日：2012年8月28日）为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

后述的实施方式大体涉及沟槽形成方法及半导体装置的制造方法。

背景技术

在制造功率器件等半导体装置时，有时需要形成深度为几十μm（微米）的沟槽。尤其，在制造超结型的中高耐压器件时，有时需要形成深度深、并且侧面大致垂直的沟槽。在这种情况下，为了保证所制造的器件的特性，对于沟槽的宽度，要求在晶片面内高的均匀性。

发明内容

本发明的实施方式提供一种加工尺寸的面内均匀性高的沟槽的形成方法及半导体装置的制造方法。

实施方式涉及的沟槽形成方法为，通过使用等离子源来交替反复进行沉积步骤及蚀刻步骤，在硅衬底上形成沟槽的沟槽形成方法。在设封闭等离子的区域与上述硅衬底的距离（间隙量）为x（mm）、设用于诱导上述等离子的RF功率为w（kW）、设上述沉积步骤中的压力为y（Pa）、关于要形成的上述沟槽的宽度、设上述硅衬底的面内的波动的容许限度为z₀（μm）时，以满足下述数学式1～下述数学式3的方式，来实施上述沉积步骤及上述蚀刻步骤。

实施方式涉及的半导体装置的制造方法具备：通过使用等离子源来交替反复进行沉积步骤及蚀刻步骤，在硅衬底上形成沟槽的工序。在形成上述沟槽的工序中，在设封闭等离子的区域与上述硅衬底的距离（GAP间隙量）为x（mm）、设用于诱导上述等离子的RF功率为w（kW）、设上述沉积步骤中的压力为y（Pa）、关于要形成的上述沟槽的宽度、设上述硅衬底的面内的波动的容许限度为z₀（μm）时，以满足下述数学式1～下述数学式3的方式，实施上述沉积步骤及上述蚀刻步骤。

根据实施方式，可以实现加工尺寸的面内均匀性高的沟槽的形成方法及半导体装置的制造方法。

附图说明

图1A～E是例示实施方式涉及的半导体装置的制造方法的图。

图2是例示实施方式涉及的沟槽形成方法的图。

图3A～E是例示实施方式涉及的沟槽形成方法的工序剖视图。

图4A是表示硅晶片中的沟槽宽度的测量位置的俯视图，图4B是剖视图。

图5A～C是第一轴取RF功率、第二轴取沉积张力、第三轴取宽度WT1的测量值、从而表示RF功率及沉积张力对宽度WT1施加的影响的三维曲线图。

图6A及图6B是第一轴取RF功率、第二轴取沉积张力、第三轴取宽度WT1的测量值、从而表示RF功率及沉积张力对宽度WT1施加的影响的三维曲线图。

图7A～C是第一轴取间隙量、第二轴取沉积张力、第三轴取宽度WM的测量值、从而表示间隙量及沉积张力对宽度WM施加的影响的三维曲线图。

图8A及图8B是第一轴取间隙量、第二轴取沉积张力、第三轴取宽度WM的测量值、从而表示间隙量及沉积张力对宽度WM施加的影响的三维曲线图。

图9A～C是第一轴取沉积张力、第二轴取间隙量、第三轴取RF功率、从而表示沉积张力、间隙量及RF功率对宽度WB1施加的影响的三维曲线图。

图10A及B是第一轴取沉积张力、第二轴取间隙量、第三轴取RF功率、从而表示沉积张力、间隙量及RF功率对宽度WB1施加的影响的三维曲线图。

图11是第一轴取RF功率、第二轴取沉积张力、第三轴取宽度WT1的面内波动、从而表示RF功率及沉积张力对宽度WT1的面内波动施加的影响的三维曲线图。

图12是第一轴取间隙量、第二轴取沉积张力、第三轴取宽度WM的面内波动、从而表示间隙量及沉积张力对宽度WM的面内波动施加的影响的三维曲线图。

图13是第一轴取沉积张力、第二轴取间隙量、第三轴取RF功率、从而表示沉积张力、间隙量及RF功率对宽度WB1的面内波动施加的影响的三维曲线图。

图14是第一轴取RF功率、第二轴取间隙量、第三轴取沉积张力、从而表示了使WT1的面内波动容许量为0.3（μm）时的RF功率、间隙量、沉积张力能够取的范围的图。

图15是第一轴取RF功率、第二轴取间隙量、第三轴取沉积张力、从而表示了使WM的面内波动容许量为0.3（μm）时的RF功率、间隙量、沉积张力能够取的范围的图。

图16是第一轴取RF功率、第二轴取间隙量、第三轴取沉积张力、从而表示了使WB1的面内波动容许量为0.3（μm）时的RF功率、间隙量、沉积张力能够取的范围的图。