[发明专利]同步至少两套时间驱动引擎的系统和方法

权利要求书

1.一种用于同步至少两套时间驱动引擎的系统，其中所述至少两套时间驱动引擎共享一个时钟输入，所述至少两套时间驱动引擎中的一套作为基准时间驱动引擎，而其他套作为可以通过调整而与所述基准时间驱动引擎同步的可调时间驱动引擎，所述至少两套时间驱动引擎分别具有一个第一寄存器，随着每个时钟输入周期的消逝，其值增加1，其中同步的目的是使得至少两个第一寄存器的值相等，所述系统包括：

至少一个第二寄存器，用于相应可调时间驱动引擎，用于在所述基准时间驱动引擎的第一寄存器的值与相应可调时间驱动引擎的第一寄存器的值不相等时，存储一个触发调整的值；

至少一个第三寄存器，用于相应可调时间驱动引擎，用于在所述基准时间驱动引擎的第一寄存器的值与相应可调时间驱动引擎的第一寄存器的值不相等时，存储所述触发调整的值与所述基准时间驱动引擎的第一寄存器的值和相应可调时间驱动引擎的第一寄存器的值之间的差值这两者之和；

确定单元，用于确定所述基准时间驱动引擎的第一寄存器的值和相应可调时间驱动引擎的第一寄存器的值之间的差值；以及

控制单元，用于控制所述至少一个第二寄存器和至少一个第三寄存器中值的存储，以及当相应可调时间驱动引擎的第一寄存器的值随着每个时钟输入周期的消逝，增加到所述相应可调时间驱动引擎的第二寄存器中存储的所述触发调整的值时，将所述相应可调时间驱动引擎的第一寄存器的值由所述相应可调时间驱动引擎的第三寄存器中的值替代。

2.根据权利要求1所述的系统，还包括：

至少两个第四寄存器，分别用于所述至少两套时间驱动引擎，用于响应于一个锁存信号，同时地分别保存所述至少两个第一寄存器中的值；

其中，所述确定单元通过计算所述基准时间驱动引擎的第四寄存器的值和相应可调时间驱动引擎的第四寄存器的值之间的差值，来确定所述基准时间驱动引擎的第一寄存器的值和相应可调时间驱动引擎的第一寄存器的值之间的差值。

3.根据权利要求1所述的系统，其中，所述确定单元通过在第一次读取CPU的计数之后读取所述基准时间驱动引擎的第一寄存器的值，在第二次读取CPU的计数之后读取相应可调时间驱动引擎的第一寄存器的值，并根据所述CPU的时钟频率和所述时钟输入的频率，来确定所述基准时间驱动引擎的第一寄存器的值和相应可调时间驱动引擎的第一寄存器的值之间的差值，其中所述CPU的时钟频率远大于所述时钟输入的频率。

4.根据权利要求3所述的系统，其中第一次读取CPU的计数和第二次读取CPU的计数所采用的函数相同，并且读取所述基准时间驱动引擎的第一寄存器的值和读取相应可调时间驱动引擎的第一寄存器的值所采用的函数相同。

5.根据权利要求1所述的系统，其中所述时间驱动引擎是时分多址TDMA或时分双工TDD系统中的时间驱动引擎。

6.根据权利要求1所述的系统，还包括：

用于所述基准时间驱动引擎的第二寄存器和第三寄存器。

7.一种用于同步至少两套时间驱动引擎的方法，其中所述至少两套时间驱动引擎共享一个时钟输入，所述至少两套时间驱动引擎中的一套作为基准时间驱动引擎，而其他套作为可以通过调整而与所述基准时间驱动引擎同步的可调时间驱动引擎，所述至少两套时间驱动引擎分别具有一个第一寄存器，随着每个时钟输入周期的消逝，其值增加1，其中同步的目的是使得至少两个第一寄存器的值相等，所述方法包括：

利用至少一个第二寄存器，用于相应可调时间驱动引擎，用于在所述基准时间驱动引擎的第一寄存器的值与相应可调时间驱动引擎的第一寄存器的值不相等时，存储一个触发调整的值；

利用至少一个第三寄存器，用于相应可调时间驱动引擎，用于在所述基准时间驱动引擎的第一寄存器的值与相应可调时间驱动引擎的第一寄存器的值不相等时，存储所述触发调整的值与所述基准时间驱动引擎的第一寄存器的值和相应可调时间驱动引擎的第一寄存器的值之间的差值这两者之和；

确定所述基准时间驱动引擎的第一寄存器的值和相应可调时间驱动引擎的第一寄存器的值之间的差值；以及

控制所述至少一个第二寄存器和至少一个第三寄存器中值的存储，以及当相应可调时间驱动引擎的第一寄存器的值随着每个时钟输入周期的消逝，增加到所述相应可调时间驱动引擎的第二寄存器中存储的所述触发调整的值时，将所述相应可调时间驱动引擎的第一寄存器的值由所述相应可调时间驱动引擎的第三寄存器中的值替代。