[发明专利]一种具有叠层结构的U型沟道隧穿晶体管及其制备方法

说明书

技术领域

本发明属于半导体器件技术领域，具体涉及一种U型沟道隧穿晶体管及其制造方法。

背景技术

随着集成电路产业的不断发展，以等比例缩小为动力的金属-氧化物-半导体场效应晶体管（MOSFET）集成电路技术已经迈入纳米尺寸，并将继续遵循摩尔定律进一步缩小器件尺寸，以满足芯片微型化、高密度化、高速化和系统集成化的要求。如今的集成电路器件技术节点已经处于50纳米左右，MOSFET源漏极之间的漏电流，随着沟道长度的缩小而迅速上升。特别是当沟道长度下降到30纳米以下时，有必要使用新型的器件以获得较小的漏电流，从而降低芯片功耗。比如，采用隧穿晶体管，可以减少源漏极间的漏电流。

图1是现有技术的U型沟道隧穿晶体管的结构剖面图。如图1，在半导体衬底100内形成有隧穿晶体管的源区103和漏区107，源区103的掺杂类型与漏区107的掺杂类型相反，且与半导体衬底100的掺杂类型相同。隧穿晶体管在开启时在半导体衬底100内、介于源区103和漏区107之间形成有U型沟道区11。覆盖U型沟道区11形成的栅介质层104为二氧化硅或者为具有高介电常数值的绝缘介质。位于栅介质层104之上的栅极105为掺杂的多晶硅或者为金属层。栅极105的侧墙106是绝缘材料，比如为氮化硅或者为二氧化硅，侧墙106将栅极与该器件中的其它导电层绝缘。所示源区的接触体108、栅极的接触体109和漏区的接触体110由导电材料形成，并用于将源区103、栅极105和漏区107与外部电极相连接。

然而，隧穿晶体管在工作时，源区与沟道区之间的能带间距较大，使得隧穿效率较低、器件的开启电流较小。

发明内容

本发明的目的在于提供一种具有叠层结构的U型沟道隧穿晶体管，能够减小源区与沟道区之间的能带间距，从而提高隧穿效率、增大器件的开启电流。

本发明提出了一种具有叠层结构的U型沟道隧穿晶体管，其主要包括：

一个具有第一种掺杂类型的半导体衬底；

在所述半导体衬底内形成的具有第二种掺杂类型的漏区；

在所述半导体衬底内靠近漏区的一侧形成的U型沟道区；

在所述U型沟道区之上形成的覆盖整个U型沟道区表面的栅介质层；

在所述栅介质层之上形成的栅极；其中,

所述U型沟道区的非漏区侧形成的具有第一种掺杂类型的锗化硅源区；

在所述半导体衬底上,且位于所述锗化硅源区之下形成的具有第二种掺杂类型的高掺杂硅层，其物理厚度范围为1-10纳米。

所述的第一种掺杂类型为p型掺杂，所述的第二种掺杂类型为n型掺杂，或者，所述的第一种掺杂类型为n型掺杂，所述的第二种掺杂类型为p型掺杂。

本发明还提出了如上所述的具有叠层结构的U型沟道隧穿晶体管的制备方法，包括：

在具有第一种掺杂类型的半导体衬底表面生长第一层绝缘薄膜；

以所述第一层绝缘薄膜为硬掩膜,刻蚀所述半导体衬底形成用于形成源区的区域；

在所形成的用于形成源区的区域内外延生长一层具有第二种掺杂类型的高掺杂硅层；

在所形成的具有第二种掺杂类型的高掺杂硅层之上继续外延生长一层具有第一种掺杂类型的锗化硅层，作为该器件的源区；

剥除第一层绝缘薄膜后，通过光刻工艺和刻蚀工艺刻蚀半导体衬底形成U型凹槽；

在所形成的U型凹槽的表面形成器件的栅介质层；

在所形成的栅介质层之上形成第一层导电薄膜，并通过光刻工艺和刻蚀工艺刻蚀所形成的第一层导电薄膜形成器件的栅极；

通过离子注入工艺在半导体衬底内所述U型凹槽的非源区侧形成具有第二种掺杂类型的漏区。

如上所述的具有叠层结构的U型沟道隧穿晶体管的制造方法，所述的第一种掺杂类型为p型掺杂，所述的第二种掺杂类型为n型掺杂，或者，所述的第一种掺杂类型为n型掺杂，所述的第二种掺杂类型为p型掺杂。

如上所述的具有叠层结构的U型沟道隧穿晶体管的制造方法，所述的第一层绝缘薄膜为氧化硅或者为氮化硅。

本发明通过外延生长的方法在隧穿晶体管的锗化硅源区下面形成一层与锗化硅源区掺杂类型相反的高掺杂硅层，锗化硅相对于硅具有更窄的禁带宽度，因此可以提高源区和沟道区之间的能带弯曲程度，进而能够减小隧穿长度、提高隧穿效率。

本发明所提出的锗化硅源区和高掺杂硅层的叠层结构和硅源区与高掺杂硅层的叠层结构、锗化硅源区与高掺杂锗化硅层的叠层结构以及硅源区与高掺杂锗化硅层的叠层结构相比，具有更好的性能。