[发明专利]数模转换器DAC及其校准电路

说明书

技术领域

本申请涉及数模信号转换领域，具体来说，涉及数模转换器DAC及其校准电路。

背景技术

传统的DAC校准电路如图1所示。其具体工作原理如下所述：OTA（跨导放大器）的输入端分别连接到两个匹配的电阻R2和R1的两端。流经电阻R2的电流为最低位LSB（最低有效位）电流，该电流作为基准电流用于校正其他电流源单元的电流。流经电阻R1的电流为待校正的电流源，其中电流源的个数有DAC的结构和位数来决定。OTA比较V1和V2两点的电压值，其输出端输出电压接到PID控制器的输入端，PID（比例积分微分）控制器的输出端调节电流源电流的大小,当OTA的输出电压小于系统设定的电压误差时，PID控制器控制开关阵列进入到下一个电流源单元的校准，该校准过程持续到除了最低位LSB电流源之外的所有电流源单元校准过程结束。校准过程中OTA输出电压满足下式时，当前电流源单元的校准过程结束：

A_v0×(I×R₁-I_LSB×R₂)<ΔV

这种电路有两个最主要引起比较误差的地方：

1．R1和R2本身有匹配误差；

2．比较器本身的直流偏差（DC offset）。

上述缺陷导致难以实现高精度高速DAC。

发明内容

针对现有技术中的缺陷，本申请的目的是，提供一种数模转换器DAC以及其校准电路。

在第一方面,本发明实施例提供一种数模转换器DAC中的校准电路，所述校准电路包括电流源阵列、开关阵列、充放电单元、比较器，以及数字校准算法单元，所述电流源阵列、开关阵列、充放电单元、比较器，以及数字校准算法单元依次顺序相连，其中：数字校准算法单元，用于接收的需要进行校准的数字码；电流源阵列，用于根据所述校准后的数字码输出相应的电流，经所述开关阵列对所述充放电单元进行充电，将所述充放电单元累积的充电电压输出至所述比较器；比较器，用于将所述充放电单元累积的充电电压与基准电压进行比较，根据比较结果控制开关阵列，并将比较结果输出至所述数字校准算法单元；所述数字校准算法单元，还用于根据所述比较结果计算误差，并根据所述误差对需要进行校准的数字码进行校准，将校准后的数字码输出至电流源阵列。

优选地，所述电流源阵列包括本征电流源阵列、用于校准的电流源阵列，所述校准后的数字码包括用于输入所述本征电流源阵列的第一数字码、用于输入用于校准的电流源阵列的第二数字码。

优选地，所述比较器是通过运算放大器来实现的比较器。

优选地，所述充放电单元包括电容。

在第二方面，本发明实施例提供一种数模转换器DAC，所述DAC包括如第一方面的校准电路，以及电流型数字模拟转换单元、使能逻辑单元，所述校准电路、电流型数字模拟转换单元，以及使能逻辑单元两两相连，其中：校准单元，还用于输出校准完毕信号给使能逻辑单元；使能逻辑单元，用于根据所述校准完毕信号使能输出至电流型数字模拟转换单元的工作时钟；电流型数字模拟转换单元，用于根据校准单元发送的校准后的数字码以及所述工作时钟进行数字模拟转换。

本申请通过调整数模转换器DAC的校准电路中的电流源阵列，对DAC输入数字码进行校准，能够实现高精度高速DAC。

附图说明

图1是现有技术的校准电路结构示意图；

图2是本发明实施例的DAC电路系统示意图；

图3是本发明实施例的DAC中校准单元电路系统示意图；

图4是本发明实施例DAC中校准单元的数字校准算法单元示意图；

图5是本发明实施例DAC中电流源阵列的改动示意图；

图6是本发明实施例涉及的DAC输入数字码的校准算法示意图。

具体实施方式

鉴于现有数模转换技术存在的问题，考虑调整数模转换器DAC的校准电路中的电流源阵列，对DAC输入数字码进行校准，从而实现高精度高速DAC。

下面通过结合附图，通过具体实施例，对本发明的技术方案做进一步的详细描述，以便本领域人员更好地了解本发明的原理和具体实施细节。要说明的是，所展示的具体实施例是为了便于本领域人员更好理解本发明，不构成对本发明的任何限制。

实现本发明的最佳实施例

下面详细描述本发明最佳实施方案。