[发明专利]小数分频系统

说明书

技术领域

本发明涉及分频领域，特别是涉及一种小数分频系统。

背景技术

音频系统需要一个可靠精确的系统时钟以达到期望的性能指标，同时音频系统也必须支持48KHz，44.1KHz等基本采样率。在一些应用中，系统时钟可以由外部输入，但大多数情况下，需要音频系统自身来产生内部的系统时钟。例如，若需要48KHz采样率，则要求系统时钟=48KHz/256=12.288MHz；又例如，若需要44.1KHz采样率，则要求系统时钟=44.1KHz/256=11.2896MHz。目前音频系统多采用模拟电路来产生系统时钟，采取模拟内插技术抑制小数分频存在的相位噪声，占用芯片面积大、功耗大等缺点。

为此，在公开号为CN-1642011的中国专利文献中公开了一种时钟的小数分频方法，该方法按m分频和m+1分频间插的方式对待分频的时钟进行小数分频，得到一个基本时钟，并同时产生一个使能信号，再利用使能信号来整形所述基本时钟，获得所需频率的时钟信号。但是此方法相位差较大，无法满足音频系统的性能要求。

此外，在公开号为CN-102394654A的中国专利文献中提出了一种用于小数分频的sigmal-delta调制器。该方法使用反馈滤波单元来减少噪声落在低频处的能量，但此方法在硬件开销上比较大，同时实现较为复杂。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种结构简单、成本低且频率分辨率高的小数分频系统。

为实现上述目的及其他相关目的，本发明提供一种小数分频系统，其至少包括：

序列产生电路，基于预设的分频比变化率及分频比的小数部分来产生相应的数字序列；

delta-sigma调制器，连接所述序列产生电路输出端，基于所述数字序列来输出包含2种控制信号的控制信号流；其中，在预定数量个待分频的频率信号的周期时间，输出的2种控制信号的个数比基于分频比的小数部分来确定；

分频比控制电路，连接所述delta-sigma调制器，基于所述控制信号流的当前控制信号由预定的各分频比中确定一种作为当前分频比；

分频器，连接所述分频比控制电路，基于所确定的当前分频比来对待分频的频率信号进行当前分频。

优选地，所述序列产生电路基于预定的分频比变化率、分频比的小数部分及预设的频率偏差来产生相应的数字序列；更为优选地，所述序列产生电路包括锯齿形序列产生电路或正弦形序列产生电路等。

优选地，所述delta-sigma调制器为非线性采样数据的闭环控制电路；更为优选地，所述delta-sigma调制器包括闭环式第一级积分电路、连接所述第一级积分电路的第二级积分电路以及量化器；更进一步地，所述第二级积分电路为闭环式电路。

优选地，所述小数分频系统用于音频系统。

如上所述，本发明的小数分频系统，具有以下有益效果：结构简单，成本低、频率分辨率高等。

附图说明

图1显示为本发明的小数分频系统示意图。

图2a及2b显示为本发明的小数分频系统的序列产生电路输出的数字序列示意图。

图3显示为本发明的小数分频系统的delta-sigma调制器输出的控制信号流示意图。

图4显示为本发明的小数分频系统的delta-sigma调制器的一种优选结构示意图。

元件标号说明

1     小数分频系统

11    序列产生电路

12    delta-sigma调制器

13    分频比控制电路

14    分频器

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。

请参阅图1至图4。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。