[发明专利]一种基于FPGA的多功能输入输出模块及输入输出方法有效

专利信息
申请号: 201310076587.X 申请日: 2013-03-11
公开(公告)号: CN104049554B 公开(公告)日: 2017-05-17
发明(设计)人: 于佳晨;赵琛;武斌;黄东;郭亮;杨洪陶 申请(专利权)人: 中国科学院软件研究所
主分类号: G05B19/042 分类号: G05B19/042
代理公司: 北京君尚知识产权代理事务所(普通合伙)11200 代理人: 余长江
地址: 100190 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 基于 fpga 多功能 输入 输出模块 输入输出 方法
【说明书】:

技术领域

发明涉及一种基于FPGA的多功能输入输出模块(Input/Output Module,简称IOM),可灵活配置,用于高速列车系统中的模块输入输出连接。

背景技术

高速列车中央控制单元CCU(Central Control Unit)由供电模块、中央处理单元CPU、TCN网关、IO模块、总线管理模块、背板等部分组成,主要作用是完成列车系统逻辑控制以及对各部件监控和保护。

多功能输入输出模块(IOM)属于CCU单元中的IO模块的一部分,通过16位数据总线和16位地址总线连接至中央处理单元CPU模块。此模块不仅支持23路模拟信号输入采集、64路控制数字信号输入、46路控制数字信号输出、而且支持频率和脉冲持续时间采集等功能,是CPU模块与外界个模块通讯的重要桥梁。目前国内高速列车系统研发刚刚起步,尚无稳定可靠的多功能输入输出模块。

发明内容

本发明为高速列车CCU系统中中央处理模块与其他模块通讯的重要接口,提供一种基于FPGA的高可靠性模拟信号输入输出、数字信号输入输出模块。该模块由7部分组成:模拟信号输入调理采集单元、模拟信号输出单元、模拟信号输入比较单元、数字信号输入单元、数字信号输出单元、FPGA模块、人机交互模块。此模块通过16位地址总线与16位数据总线与中央处理单元CPU模块通信。机械尺寸采用标准6U板卡。

一种基于FPGA的多功能输入输出模块,在高速列车中央控制单元的IO模块中,在高速列车中央控制单元中由中央处理器CPU、总线管理模块以及背板组成,基于FPGA的多功能输入输出模块通过16位地址总线和16位数据总线与中央处理单元CPU模块通信,

包括模拟信号输入调理采集单元、模拟信号输出单元、数字信号输出/输入单元、模拟信号输入比较单元,以及人机交互系统和FPGA系统,

所述模拟信号输入调理采集单元,收集经由多通道模拟多路器切换后的模拟信号输入,经过模数转换芯片采集后通过SPI接口传入FPGA模块经过FPGA模块读取后通过数据总线与CPU模块进行通讯;

或者模拟控制信号由SPI接口传入模拟信号输出单元;

所述模拟信号输出单元,接收经过SPI接口传送的模拟控制信号经过数模转换芯片电平变化电路传送到输出接口;

所述模拟信号输入比较单元,提供模拟信号电平变换及调理,经过二极管反向保护后在比较器上输出,信号输出供FPGA模块进行数字检测,从而判断端口状态;

所述数字信号输出/输入单元,通过调节双向缓冲器(即双向缓冲芯片,分为A/B两端,可通过控制引脚设置电流导通方向是A至B,或者B至A)方向,可配置为输入模式和输出模式;

人机交互模块,提供控制面板供输入及显示数据,得到的输入信号进入FPGA模块。

进一步的,IOM多功能输入输出模块作为CPU模块和其他个模块输入/输出之间的接口,它经过数据总线和地址总线连接至CPU模块。

进一步的,多功能输入输出模块可以将模拟电压转换为数字值。允许23个外部模拟信号进行12位采样,量程为±10V。其中10个信号从模拟输入传递至极限值监控器(即模拟比较器后进入FPGA进行逻辑判断)。

进一步的,多功能输入输出模块支持4路模拟信号输出,同样为12位精度,±10V范围。

进一步的,多功能输入输出模块支持64路HCMOS数字信号输入,46路HCMOS数字信号输出。

进一步的,多功能输入输出模块拥有9个(数量可配置,通用于数字输入接口)可以用于脉冲宽度/频率输入信号和脉冲宽度/频率输出信号的可编程的计数器模块(16位)。

进一步的,多功能输入输出模块拥有10个安装在前面板内的LED。其中8个LED可经数据总线(软件)寻址;其他两个LED指出“复位”和“总禁止”状态。

可选的,本发明提出的多功能输入输出模块上也带有一个温度传感器、两个BCD开关和7段显示器,亦可通过数据总线(软件)进行存取。模块待用一EEPROM存储器,容量为512kx8。

可选的,在本发明基于FPGA的多功能输入输出模块中,数字信号输入输出模块,

当配置为输入模式时,即缓冲器方向配置为由外部至内部,HCMOS数字信号输入经过双向缓冲器缓冲及电平转换,转化为3.3V LVCMOS电平,供FPGA采集。此信号输入亦可配置为脉冲宽度/频率模式。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院软件研究所,未经中国科学院软件研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310076587.X/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top