[发明专利]高K金属栅结构的制备方法

说明书

技术领域

本发明属于半导体制造领域，涉及一种栅结构的制备方法，特别是涉及一种高K金属栅结构的制备方法。

背景技术

在传统的MOS晶体管工艺中，通常采用SiO₂作为栅介质、重掺杂的多晶硅作为栅电极材料，但随着特征尺寸的不断缩小，MOS晶体管中的SiO₂栅电介质已临近了极限。例如，在65纳米工艺中，SiO₂栅的厚度已降至1.2纳米，约为5个硅原子层厚度，如果再继续缩小，漏电流和功耗将急剧增加。同时，由多晶硅栅电极引起的掺杂硼原子扩散、多晶硅耗尽效应以及过高的栅电阻等问题也将变得越来越严重。因此，对于32纳米及以下各技术代，急剧增加的漏电流和功耗等问题将亟待新材料、新工艺及新器件结构的开发来解决。

目前，国际上各主要半导体公司都已开始着手面向32纳米及以下技术代的“高k/金属栅”技术的开发，即采用高K介质/金属栅(HKMG)结构代替栅氧化层/多晶硅栅极结构。据Intel报道，采用高K电介质材料后，其栅漏电流降为原来的十分之一。目前来看，高K介质/金属栅结构的应用成为32纳米及以下技术代集成电路发展的必然趋势。

在高K介质/金属栅结构中，根据金属栅极层材料的不同，有的金属栅极层中的金属会扩散到高K介质中，对器件造成不良影响。因此在高K介质层和金属栅极层之间需要加入金属扩散阻挡层。研究中已发现硅掺杂的TiN可以更有效的阻挡金属的扩散。现有技术中制备硅掺杂TiN的方法包括如下步骤：首先沉积一层TiN，然后在TiN上用物理气相沉积法（PVD）沉积硅层，最后通过快速高温热处理（600℃以上至1000℃）得到硅掺杂的TiN。

但是现有技术的方法不适用于高K金属栅结构中金属扩散阻挡层的制备，因为现有技术的方法中的高温热处理会导致阻挡层下的高K介质层晶化，并使界面层再生长从而使得界面层增厚，这些都会对器件造成不利影响。因此提供一种高K金属栅结构中金属扩散阻挡层的制备方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高K金属栅结构的制备方法，用于解决现有技术中金属栅极层中的金属扩散问题及高温热处理导致阻挡层下的高K介质层晶化，并使界面层再生长从而使得界面层增厚，对器件造成不利影响的问题。

为实现上述目的及其他相关目的，本发明提供一种高K金属栅结构的制备方法，该方法至少包括以下步骤：

1）提供一衬底，在所述衬底上自下而上依次形成界面层及高K电介质层；

2）在所述高K电介质层上沉积阻挡层；

3）采用化学气相沉积法在所述阻挡层上沉积硅层以使硅原子或硅离子进入所述阻挡层上部或整个阻挡层中，形成硅掺杂的阻挡层；

4）在所述步骤3）形成的结构上制作金属栅极层。

可选地，于所述步骤3）中，在形成硅掺杂的阻挡层之后还包括一去除所述硅层的步骤。

可选地，所述化学气相沉积法的温度范围是400~600 ℃。

可选地，所述高K电介质层的材料包括ZrO2、HfO2、Al2O3、HfSiO、HfSiON中的一种或多种。

可选地，所述金属栅极层的材料包括TiAl、Al、Ta、Ti、W、Cu、HfCN、HfC、Pt、Ru、Mo或Ir中的一种或多种。

可选地，所述阻挡层的材料包括TiN、TaN、HfN、ZrN、HfC或TaC中的一种或多种。

可选地，所述阻挡层的材料为TiN，硅原子或硅离子进入所述TiN中形成TiSiN层。

可选地，所述阻挡层的厚度范围是0.5~5nm。

可选地，所述硅层的厚度范围是1~10nm。

可选地，所述硅层为无定形硅层。

如上所述，本发明的高K金属栅结构的制备方法，具有以下有益效果：采用化学气相沉积法在所述阻挡层上沉积硅层，在沉积过程中，硅原子或硅离子便进入所述阻挡层中，不用经过后续的快速高温热处理，避免了阻挡层下的高K介质层晶化及界面层增厚的问题；并且硅层中的硅原子或硅离子进入到阻挡层的晶界并占据其中，形成硅掺杂的阻挡层，更有效地阻止了金属栅极层中的金属扩散到高K介质中，从而保持器件的良好性能。

附图说明

图1显示为本发明的高K金属栅结构的制备方法的流程图。

图2显示为本发明的高K金属栅结构的制备方法中在衬底上依次形成界面层及高K电介质层的示意图。

图3显示为本发明的高K金属栅结构的制备方法中在高K电介质层上沉积阻挡层的示意图。