[发明专利]浮栅驱动芯片中抑制高侧浮动电源低电平负过冲的电路

说明书

技术领域

本发明涉及浮栅驱动芯片，尤其涉及一种浮栅驱动芯片中抑制高侧浮动电源低电平负过冲的电路，属于高压集成电路（HVIC）设计领域。

背景技术

作为先进的高压功率开关器件驱动方案，浮栅驱动芯片作为高压集成电路（HVIC）中的一种结构，广泛应用于电机驱动，逆变器，开关电源，汽车电子，照明等领域，与日常生活及工业发展有密切的联系。图1所示为现有技术浮栅驱动芯片及外部器件的基本结构，它的作用就是用高、低侧两个通道来驱动芯片外部的功率级高、低侧的高压功率开关器件（图中上下串连的IGBT1和IGBT2（或者是其他的功率开关管）），使它们交替导通，从而在VS节点输出一个0～母线电压的脉冲信号。为了方便说明本发明电路的具体原理，我们把芯片外部的这两个IGBT（分立器件）及外部自举二极管D_BOOT（分立器件）和自举电容C_BOOT（分立器件）也画入图中，所指的感性负载是用电感L_load代替的。其中自举二极管D_BOOT和自举电容C_BOOT的作用是VB与VS之间维持一个恒定15V的压差，目的是当IGBT1导通VS升高为母线电压时将VB也抬高使高侧电路的供电维持在自举电容C_BOOT上的电压15V，这也是为什么称此芯片为浮栅驱动的原因，因为高侧电路是由“浮动”的的电源供电来驱动栅极的。高压集成电路（HVIC）在驱动直流无刷电机（BLDC）工作时，由于所驱动电机电枢是感性负载，功率级高侧的高压功率开关器件（IGBT1）在换相和非换相期间快速关断时，负载上产生很大的感生电流，都会通过低侧高压功率开关器件（IGBT2）的续流二极管续流，此时的输出节点就会产生瞬间的负过冲电压。当此负过冲电压过高时会使芯片中以P型衬底为发射极、N型埋层（BN）为基极、与N型埋层（BN）相接的P阱为集电极的寄生的PNP三极管开启并产生很高的集电极发射极电流，如果此电流的幅值足够高维持时间足够长，就会使得高侧逻辑电路中寄生可控硅（SCR）结构被触发，在高侧浮动电源高电平VB与低电平VS之间会形成低阻抗通路从而产生闩锁效应（Latch-up），这种高侧寄生可控硅SCR结构触发的危害性极大。目前几个全球领先的高压集成电路（HVIC）供应商已经针对这一问题提出了几种解决方法，如IR公司提出的在衬底与地之间集成一些限流电阻、飞兆公司提出的在芯片外围增加分立器件等，这些方法不仅延长了浮栅驱动芯片的开发周期而且成本较高。所以，芯片内部集成的电路解决方案是最佳选择。

发明内容

本发明的目的是克服现有高压集成电路(HVIC)中高侧浮动电源低电平VS负过冲过高存在的问题，提供了一种浮栅驱动芯片中抑制高侧浮动电源低电平负过冲的电路，所涉及的电路结构简单，可靠性高。

本发明采用如下技术方案：

一种浮栅驱动芯片中抑制高侧浮动电源低电平负过冲的电路，浮栅驱动芯片中设有高侧通道、低侧通道，高、低侧通道中均分别设有逻辑电路和驱动电路，其特征在于，将常规的高侧通道中的驱动电路加以改进，并且在改进后的高侧通道中的驱动电路与高侧浮动电源低电平VS之间增设电流检测与控制电路，改进后的高侧通道中的驱动电路的一个输入端连接逻辑电路的输出端，电流检测与控制电路的输出端与改进后的高侧通道中的驱动电路的另一输入端连接，改进后的高侧通道中的驱动电路的输出端连接浮栅驱动芯片的高侧输出引脚，其中：