[发明专利]芯片结构及多芯片堆迭封装

权利要求书

1.一种芯片结构，包括：

一芯片，具有一主动表面、相对该主动表面的一背面以及多个分别连接该主动表面及该背面的侧表面，该芯片包括至少一配置于该主动表面上的焊垫以及至少一配置于该背面上的接垫；

至少一转接板，平行于其中一个侧表面设置，该转接板包括一基材以及一导线图案，该导线图案配置于该基材平行于该其中一个侧表面的一平面上，且该导线图案位于该基材的该平面与该芯片的该其中一个侧表面之间；以及

多个第一连接端子，设置于该基材的该平面上并连接该导线图案以及至少部分该芯片的该其中一个侧表面，其中该焊垫透过该多个第一连接端子以及该导线图案电性连接至该接垫。

2.如权利要求1所述的芯片结构，其特征在于，该焊垫邻近于该主动表面的边缘配置，而该接垫邻近于该背面的边缘配置，该主动表面上更配置至少一迹线，该迹线连接该焊垫并向该主动表面中心方向延伸。

3.如权利要求2所述的芯片结构，其特征在于，该芯片更包括至少一第二连接端子，设置于该迹线上。

4.如权利要求1所述的芯片结构，其特征在于，该转接板更包括一介电层，配置于该基材上以覆盖该导线图案的部分区域，且该介电层位于该基材与该芯片之间。

5.如权利要求1所述的芯片结构，其特征在于，该转接板的长度大于或等于该芯片的厚度。

6.一种多芯片堆迭封装，包括多个如权利要求3所述的芯片结构，该多个芯片结构彼此堆迭，且透过各该芯片结构的该至少一第二连接端子与相邻的该芯片结构形成电性连接。

7.如权利要求6所述的多芯片堆迭封装，其特征在于，各该转接板更包括一介电层，配置于各该基材上以覆盖对应的该导线图案的部分区域，且各该介电层位于对应的该基材与对应的该芯片之间。

8.如权利要求6所述的多芯片堆迭封装，其特征在于，各该转接板的长度大于或等于对应的各该芯片的厚度。

9.一种多芯片堆迭封装，包括：

一芯片组，包括多个芯片，该多个芯片彼此堆迭配置，各该芯片具有一主动表面、相对该主动表面的一背面以及多个分别连接该主动表面及该背面的侧表面，各该芯片包括至少一配置于该主动表面上的焊垫；

至少一转接板，平行于各该芯片的其中一个侧表面设置，该转接板包括一基材以及一导线图案，该导线图案配置于该基材平行于该其中一个侧表面的一平面上，且该导线图案位于该基材的该平面与该芯片组的各该芯片的该其中一个侧表面之间；以及

多个第一连接端子，设置于该基材的该平面上并连接该导线图案以及至少部分该芯片组的各该芯片的该其中一个侧表面，其中该多个芯片的所述焊垫透过该多个第一连接端子以及该导线图案彼此电性连接。

10.如权利要求9所述的多芯片堆迭封装，其特征在于，各该芯片更包括至少一接垫，设置于各该芯片的该背面，所述焊垫透过该多个第一连接端子以及该导线图案至少电性连接至该芯片组最下方的该芯片的该接垫。

11.如权利要求10所述的多芯片堆迭封装，其特征在于，该焊垫邻近于各该芯片的该主动表面的边缘配置，而该接垫邻近于该背面的边缘配置，各该芯片的该主动表面上进一步配置至少一迹线，该迹线连接该焊垫并向该主动表面中心方向延伸。

12.如权利要求11所述的多芯片堆迭封装，其特征在于，各该芯片更包括至少一第二连接端子，该第二连接端子设置于该迹线上且分别连接各该芯片的该焊垫至与其相邻的该芯片的该接垫。

13.如权利要求9所述的多芯片堆迭封装，其特征在于，该转接板更包括一介电层，配置于该基材上以覆盖该导线图案的部分区域，且该介电层位于该基材与该多个芯片之间。

14.如权利要求9所述的多芯片堆迭封装，其特征在于，更包括一介电层，配置于任两相邻的该多个芯片间，以连接该多个芯片。

15.如权利要求9所述的多芯片堆迭封装，其特征在于，该转接板的长度大于或等于该芯片组的整体高度。