[发明专利]一种存储器擦除的方法和装置

说明书

技术领域

本发明涉及半导体存储器技术领域，特别是涉及一种存储器擦除的方法和装置。

背景技术

在存储器中存在着两种基本存储单元cell，erase(擦除)cell和program(编程)cell，也即“1”cell和“0”cell，因此对应也就存在着擦除和编程这两种存储器单元的基本操作。其中，将“0”cell变为“1”cell的过程，称为擦除；反之称为编程。

参照图1，所示为一种传统的存储器擦除验证机制流程图，其原理如下：首先对需要进行擦除操作的目标擦除块block进行Pre_PGM(预编程)操作，目的是将所有的cell都编程为同样的“0”cell，也即使cell处于高阈值状态。然后，第一个erase pulse(擦除脉冲)到来，对已经进行了Pre_PGM的cell进行擦除。紧接着进行OEV1(过擦除验证)操作，目的是对可能存在的被过擦除的阈值电压低于0V的“1”cell进行一次较弱的编程(“较弱的”是指相对于通常的program(编程)电压约9V而言，这里较弱的program电压大概在0V～2V左右)，将其阈值电压推到0V以上，比如1V左右，以消除可能造成的漏电流。下一步是EV(擦除验证)操作，如果不过，则再次进行擦除，第二个擦除脉冲到来，如此循环往复，直到EV通过或者erase counter(擦除脉冲次数)达到最大数，而后跳出循环，进行OEV2操作。OEV2和OEV1相似，目的是进一步推高“1”cell的阈值电压以消除可能的亚阈值电压导通漏电流。至此，完成了对目标擦除块block的擦除操作。

参照图2，所示为一种传统的存储器擦除原理示意图，上述传统存储器擦除机制存在着很大的缺点。首先，Erase过程会造成Over Erased Cell(过擦除存储单元)，如上斜线部分所示，从而带来漏电流；其次，对Over Erased Cell进行的OEV修复又会耗费大量的时间，从而降低整个擦除速度。

因此，本领域技术人员迫切需要解决的问题之一在于，提出了一种降低过擦除风险的擦除验证机制，不仅极大降低了过擦除风险，而且缩短了过擦除修复所需的大量时间，提高了存储器的擦除可靠性和速度。

发明内容

本发明所要解决的技术问题是提供一种存储器擦除的方法和装置，不仅极大降低了过擦除风险，而且缩短了过擦除修复所需的大量时间，提高了存储器的擦除可靠性和速度。

为了解决上述问题，本发明公开了一种存储器擦除的方法，包括：

步骤101，对目标擦除块进行预编程操作；

步骤102，施加第一擦除脉冲对经过预编程操作的目标擦除块进行第一擦除操作；

步骤103，对所述目标擦除块进行第一过擦除验证操作；

步骤104，判断所述施加第一擦除脉冲的次数是否达到最大预设的第一擦除次数；若是，则执行步骤112，若否，则执行步骤105；

步骤105，对所述目标擦除块进行第一擦除验证操作；

步骤106，判断所述第一擦除验证操作是否成功；若是，则执行步骤107，若否，则返回步骤102；

步骤107，施加第二擦除脉冲对所述经过预编程操作的目标擦除块进行第二擦除操作；

步骤108，对所述目标擦除块进行第二过擦除验证操作；

步骤109，判断施加第二擦除脉冲的次数是否达到最大预设的第二擦除次数；若是，则执行步骤112，若否，则执行步骤110；

步骤110，对所述目标擦除块进行第二擦除验证操作；

步骤111，判断所述第二擦除验证操作是否成功；若是，则执行步骤112，若否，则返回步骤107；

步骤112，对所述目标擦除块进行第三过擦除验证操作。

优选地，所述在第一擦除操作中施加的第一擦除脉冲的强度，大于在所述第二擦除操作中施加的第二擦除脉冲的强度；

和/或，

所述在第一擦除操作中施加第一擦除脉冲的时间，大于或等于在所述第二擦除操作中施加的第二擦除脉冲的时间。

优选地，所述判断第一擦除验证操作是否成功的步骤包括：

对所述目标擦除块中存储单元施加第一擦除验证电压并生成第一阈值电流；

判断所述第一阈值电流是否高于第一预设电流值；

若是，则判定所述第一擦除验证操作成功；

若否，则判定所述第一擦除验证操作失败。

优选地，所述判断第二擦除验证操作是否成功的步骤包括：

对所述目标擦除块中存储单元施加第二擦除验证电压并生成第二阈值电流；