[发明专利]垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法

权利要求书

1.一种垂直非均匀掺杂沟道的短栅隧穿场效应晶体管，包括源区、漏区、沟道区以及控制栅，其特征在于，具有垂直沟道并且沟道区掺杂为缓变非均匀掺杂，沟道掺杂浓度沿垂直方向呈高斯分布并且靠近漏端处沟道掺杂浓度较高，靠近源端处沟道掺杂浓度较低；另外，在垂直沟道两侧具有双控制栅并且控制栅为L型短栅结构，在靠近漏端处沟道存在一个没有栅覆盖的区域，而在源区存在一个栅过覆盖区域。

2.如权利要求1所述的短栅隧穿场效应晶体管，其特征是，靠近源端处沟道掺杂浓度比漏端处掺杂浓度低2至3个数量级。

3.如权利要求1所述的短栅隧穿场效应晶体管，其特征是，对于N型器件来说，源区为P型重掺杂，漏区为N型重掺杂，沟道区为缓变非均匀P型掺杂；而对于P型器件来说，源区为N型重掺杂，漏区为P型重掺杂，沟道区为缓变非均匀N型掺杂。

4.如权利要求1所述的短栅隧穿场效应晶体管，其特征是，所述器件中栅漏之间控制栅未覆盖沟道区长度取值为整个沟道长度的50%以上。

5.如权利要求1所述的短栅隧穿场效应晶体管，其特征是，所述器件中垂直沟道区靠近漏端较重掺杂沟道区域的掺杂浓度取值在1E14cm-3至1E17cm-3之间。

6.一种垂直非均匀掺杂沟道的短栅隧穿场效应晶体管的制备方法，包括以下步骤：

1)衬底准备：轻掺杂或未掺杂的半导体衬底；

2)初始热氧化并淀积一层氮化物，并光刻出垂直沟道图形；

3)刻蚀出垂直沟道区，同时暴露出源区，进行源区杂质注入；

4)除去之前氮化物及生长的氧化物，重新生长栅介质材料，淀积栅材料；

5)淀积掩膜层，该掩膜层厚度即为器件短栅的垂直部分长度，去除多余栅材料，形成L型双栅结构；

6)淀积掩膜层，采用高能量、低剂量离子注入，形成垂直沟道的非均匀掺杂，靠近漏端浓度为1×10¹⁴至1×10¹⁷cm^-3；

7)采用低能量、高剂量离子注入，完成漏区杂质注入，掺杂浓度为1×10¹⁹至1×10²¹cm^-3；

8)快速高温退火激活杂质；

9)最后进入同CMOS一致的后道工序，包括淀积钝化层、开接触孔以及金属化，即可制得所述的垂直非均匀掺杂沟道的短栅隧穿场效应晶体管。

7.如权利要求6所述的制备方法，其特征是，所述步骤1）中的半导体衬底材料选自Si、Ge、SiGe、GaAs或其他II-VI，III-V和IV-IV族的二元或三元化合物半导体、绝缘体上的硅或绝缘体上的锗。

8.如权利要求6所述的制备方法，其特征是，所述步骤4）中的栅介质层材料选自SiO₂、Si₃N₄。

9.如权利要求6所述的制备方法，其特征是，所述步骤4）中的生长栅介质层的方法选自下列方法之一：常规热氧化、掺氮热氧化、化学气相淀积和物理气相淀积。

10.如权利要求6所述的制备方法，其特征是，所述步骤4）中的栅材料选自掺杂多晶硅、金属钴，镍。