[发明专利]静态随机存储器及其存取控制方法及其位线预充电电路

说明书

技术领域

本发明涉及一种静态随机存储器。

背景技术

静态随机存储器（SRAM）是一种常见的随机存取存储器，采用由六个晶体管组成的所谓6T结构的存储单元，如图1所示。一个静态随机存储器包含了由大量的存储单元组成的存储单元阵列，如图2所示。每个存储单元由两个首尾相连的反相器和两个开关晶体管组成，其中反相器的输出节点构成了一对互补的存储节点（Q和QN），该存储节点分别通过开关晶体管与一对互补的位线（BL和BLN）相连。一个字线（WL）连接到两个开关晶体管，并控制其导通与否。当开关晶体管导通时，存储节点和位线连通。

在存储单元阵列中，每一列中的所有存储单元的位线相互连接，构成了存储单元阵列中的一对位线，并连接到一个公用的预充电电路，如图2所示。每一行中的所有存储单元的字线相互连接，构成了存储单元阵列中的一个字线。一般存储单元阵列都包含多行多列。一般地，当需要访问某一个存储单元时，关闭其所在列的预充电电路，激活其所在行的一个字线，然后通过其所在列的位线就可以进行读写；其余行的字线关闭，其余列的预充电电路仍然开启。

问题在于，在需要访问的目标存储单元被读写的时候，与目标存储单元位于同一行但不同列的其他非目标存储单元，实际上处于一个字线和预充电电电路同时激活的状态。这种状态下，字线被激活，这些非目标存储单元的开关晶体管导通，存储节点（其中一个存储节点为‘0’，另一个为‘1’）连接到了位线；同时预充电电路也被激活，位线被预充电到‘1’，最终造成保存‘0’的存储节点和位线上的‘1’发生冲突，产生了一个从电源到地的直流通路，这对存储器SRAM的可靠性是有害的；另外为了避免保存‘0’的存储节点被预充电电路错误的翻转为‘1’，存储单元的噪声容限也有要求，增加了存储器SRAM的设计成本和难度。

发明内容

为了解决现有的静态存储器在可靠性、设计成本和难度的技术问题，本发明提供一种静态随机存储器的位线预充电电路和方法，本发明通过增加一个额外的预充电控制信号APREN，在读写操作时，将存储单元阵列中不需要访问的列的预充电电路也关闭掉，然后对需要访问的列的目标存储单元进行相对操作。

本发明的技术解决方案：

一种静态随机存储器的位线预充电电路，包括充电单元，所述充电单元包括晶体管PP1、晶体管PP2、晶体管PEQ，其特殊之处在于：还包括或门电路OR，所述或门电路OR的输入端接列选择信号SEL_n和控制信号APREN，所述或门电路OR的输出端输出预充电控制信号PREN_n给充电单元。

预充电电路的静态存储器，包括由存储单元组成的m行×n列存储单元阵列和n个位线充电电路，其特殊之处在于：

所述位线充电电路包括充电单元和或门电路OR；

所述充电单元包括晶体管PP1、晶体管PP2、晶体管PEQ；

所述或门电路OR的输入端接列选择信号SEL_n和控制信号APREN，所述或门电路OR的输出端输出预充电控制信号PREN_n给充电单元。

静态存储器的控制方法，其特殊之处在于：包括以下步骤：

1】对静态存储器中的存储单元阵列进行预充电：

1.1】将所有字线WL_1…WL_m都关断；

1.2】打开位线充电电路，或门电路OR的输入端接收对应的列选择信号SEL_n和控制信号APREN，或门电路OR的输出端输出预充电控制信号PREN_n；

此时列选择信号SEL_n的状态为不选择，控制信号APREN的状态为充电，则预充电控制信号PREN_n的状态为预充电，整个存储单元阵列的所有列都处于预充电状态；

2】停止预充电：将或门电路OR接收到的控制信号APREN状态选为停止预充电，则控制信号PREN_n的状态为停止充电，存储单元阵列中的所有列的预充电均结束；

3】选择读写操作的列：

将需要进行读写操作的列选择信号SEL_n的状态选为选择，则对应的列被选中，即可对该列进行读写操作；

4】选择读写操作的行：

将需要进行读写操作的行的所对应的子线WL_n选为打开，所对应行的存储单元被选中，即可针对改行进行读写操作；

5】所选择的读写操作的列与读写操作的行的相交处为读写操作单元，针对确定的读写操作单元进行读写操作；

6】等待完成对存储单元的读写，又回到步骤1】。

本发明所具有的优点：