[发明专利]一种并联型晶体振荡器

说明书

技术领域

本发明涉及一种晶体振荡器，尤其涉及到一种并联型晶体振荡器。

背景技术

晶体振荡器电路作为一个基本的电路模块，在芯片中用来产生一个精准的时钟信号。这个时钟信号不仅可以经过频率变换后与信号混频，实现调制和解调;还可以作为数字模块的参考时钟。因此，晶体振荡器几乎存在于每一个芯片中，具有极其广泛的应用。

晶体振荡器的启动需要一个比较长的时间(低频晶体振荡器通常需要几百毫秒甚至几秒)。通常来说，增大电流即增加功耗会缩短起振时间，但是同时会增大起振后信号的幅度。对于晶体振荡器电路来说，输出信号幅度过大，不仅会造成波形失真，而且还会产生过多的谐波，影响输出信号的性能，而且过大的振荡幅度还会严重影响晶体寿命，甚至损坏晶振。另外，为了满足晶体参数的波动以及满足不同频率的晶振，如果采用固定的电流来驱动电路，就会导致有些晶体振荡器不起振，而有些晶体振荡器幅度过大。

发明内容

本发明的目的就在于为了解决上述问题而提供一种安全可靠，提高直流分量的并联型晶体振荡器。

本发明通过以下技术方案来实现上述目的：

本发明包括电源正极输入端、电源负极输出端、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第一电容、第二电容、第三电容、第四电容、第五电容、第一电感、第二电感、第三电感、第一晶体管、第二晶体管和晶振，所述电源输入端与所述第八电容的第一端连接，所述第八电容的第二端分别与所述第二晶体管的集电极和所述第八电阻的第一端连接，所述第八电阻的第二端分别与所述第十电阻的第一端、所述第七电容的第一端、所述第九电阻的第一端、所述第六电容的第一端、第六电阻的第一端、所述第五电容的第一端、第三电阻的第一端、所述第二电感的第一端、所述第三电容的第一端、第一电阻的第一端和第一电容的第一端连接，所述第十电阻的第二端分别与所述第九电阻的第二端、所述第一电感的第一端、所述第二电阻的第一端、所述第五电阻的第一端、所述第六电容的第二端和所述第七电阻的第一端连接，所述第一电感的第二端连接所述第四电阻后与所述电源负极输出端连接，所述第七电阻的第二端分别与所述第二晶体管的发射极和所述第七电容的第二端连接，所述第五电阻的第二端分别与所述第四电容的第一端、所述第六电阻的第二端和所述第二晶体管的基极连接，所述第二电阻的第二端分别与所述第一晶体管的发射极和所述第三电容的第二端连接，所述第一电阻的第二端分别与所述第一电容的第二端、所述第二电容的第一端和所述第一晶体管的基极连接，所述第二电容的第二端与所述晶振的第一端连接，所述晶振的第二端分别与所述第一晶体管的集电极、所述第二电感的第二端、第三电阻的第二端、所述第五电容的第二端和所述第四电容的第二端连接

具体地，所述电源正极输入端的输入电压24V。

本发明的有益效果在于：

本发明能改善电源滤波电路，实现了对输出信号直流电平的控制，使得晶体振荡器在震荡的过程中始终保证输出正弦信号的直流电平偏置在预先设定的值，保障系统的稳定性，减小纹波电压以提高直流分量。

附图说明

图1是本发明电路示意图。

具体实施方式

下面结合附图对本发明作进一步说明：