[发明专利]一种CCD驱动时序处理装置

说明书

技术领域

本发明涉及成像技术，尤其涉及一种CCD驱动时序处理装置。

背景技术

对于相机的成像器件CCD而言，其工作需要相应的驱动时序。使用FPGA可以方便地生成出CCD驱动时序。目前现有技术中通常采用计数器控制CCD驱动时序的信号沿变化。

请参考图1，其所示为Sony公司出售的型号为ICX625AQA的CCD驱动时序的部分截图。其中“VΦ1”信号在“0到6123”计数区间（仅仅示意到4865）内“有9个上升沿＋9个下降沿”。一般采用如下逻辑实现：

如果(计数器值＝计数值1)||(计数器值＝计数值2)||……||((计数器值＝计数值9))，那么“VΦ1”信号上升至高电平；

如果(计数器值＝计数值1’)||(计数器值＝计数值2')||……||((计数器值＝计数值9’))，那么，“VΦ1”信号下降至低电平；

如果计数器值＝其他计数值，那么“VΦ1”信号维持原值。

该实现方案有如下的问题：

首先，其判断条件是组合逻辑，而且驱动时序信号翻转越多，组合逻辑越庞大，这对有限的FPGA资源是巨大的开销，极易导致逻辑内部建立保持时间难以满足，随着CCD驱动信号的增加和信号的翻转次数的增加，这个缺点更加显著。

其次，对于开发和维护而言，开发人员需要检查的“信号翻转点”非常分散，需要开发和维护人员非常耐心、仔细地检查，否则极易引发错误；在开发维护过程中，若遇到一些驱动时序需要切换的场合，则需要付出极大的开发工作量。

中国专利申请第201120214667号公布了一种基于FPGA的CCD控制电路，中国专利申请第201110106977公布一种高清摄像机自适应数字化外同步的方法，以上两种方案均采用复杂的计数器、状态机、移位器等组合设计方案，其特点都是逻辑设计难度大、资源开销大、维护成本高。

发明内容

有鉴于此，本发明提供一种CCD驱动时序处理装置，包括：时序管理模块、时序存储模块以及时序输出模块，其中：所述时序存储模块，用于存储CCD驱动时序表，该CCD驱动时序表包括若干数据列，其中每一数据列均包括CCD跳变序列数据；所述时序输出模块，连接与所述时序存储模块，并用于从该存储模块的CCD驱动时序表中读取每一数据列中的CCD跳变序列数据，并根据该CCD跳变序列数据输出对应的CCD驱动时序信号给CCD器件。

与现有技术相比，本发明通过将CCD驱动时序信号对应的CCD跳变序列数据存储起来，然后通过跳变间隔这一参数有节奏地读取数据生成CCD驱动时序信号不仅解决了现有技术中实现方案复杂的问题，还解决了CCD驱动时序升级更新困难的问题，同时本发明的实现成本更加低廉。

附图说明

图1是一种典型的CCD驱动时序图。

图2是本发明一种CCD驱动时序处理装置的逻辑结构图。

图3是本发明一种实施方式中RAM中数据存储的结构示意图。

图4是本发明一种实施方式中引入跳变点的CCD驱动时序的示意图。

图5是本发明一种实施方式中CCD驱动时序表的示意图。

具体实施方式

请参考图2，本发明提供一种CCD驱动时序处理装置，其可广泛应用于包括监控摄像机在内的各种相机设备上。在优选的方式中，该装置可以基于可编程的逻辑器件实现，当然也可以使用软件或硬件等方式实现。该装置包括时序管理模块、时序存储模块以及时序输出模块。在优选的方式中，所述时序存储模块可以采用RAM或ROM来实现。以RAM为例，时序管理模块可以将开发人员下发的CCD驱动时序表更新到RAM中，CCD驱动时序表内的表项数据代表了CCD驱动时序信号。在RAM被更新之后，时序输出模块就可以从CCD驱动时序表中读取数据进而输出对应的CCD驱动时序信号来驱动CCD器件工作。

请参考图3，值得注意的是，时序输出模块实际上提供一个查表控制功能，具体实现时可以使用一个RAM控制电路来实现，由于时序输出模块主要工作是读取数据并相应输出驱动时序信号，因此如果想改变CCD驱动时序，只需要更改RAM中存储的数据即可。开发人员每次仅仅需要通过时序管理模块来刷新RAM中的CCD驱动时序表的数据即可完成CCD驱动时序信号输出的升级。