[发明专利]小晶粒三维存储器

说明书

技术领域

本发明涉及集成电路领域，更确切地说，涉及基于二极管的、存储元分布在三维空间的单片半导体存储器。

背景技术

三维存储器（3-dimensional memory，简称为3D-M）是一个单片（monolithic）半导体存储器，它含有多个相互堆叠的存储层。如图1所示，三维存储器含有一个衬底层30和至少一个存储层40。衬底层30含有多个有效晶体管（38a、38b…）。这些晶体管形成在单晶半导体衬底00内，它们是单晶晶体管。每个晶体管含有栅极34和源/漏32。三维存储层40含有多条地址选择线（42、46…）和存储元（48a、…）。每个存储元48a位于两条地址选择线（42和46）的交叉处，它含有一薄膜二极管41和一存储膜43。薄膜二极管41防止存储元之间的串扰，存储膜43决定存储元48a中存储的数据。

中国专利申请200810183936.7提出了一种窄线宽三维存储器。图1中的三维存储器是一窄线宽三维存储器，其存储层40中地址选择线46的最小周期p小于衬底层30中晶体管栅极34的最小周期P。一个经常被专业人士忽视的事实是：三维存储器中的薄膜二极管41为多晶二极管，它基于多晶半导体材料（如多晶硅）；与常规的单晶二极管相比，多晶二极管具有不同的电气特性。这在图1中有进一步的描述。图1概要地画出了存储元48a中薄膜二极管41的晶粒结构，图中的虚线表示晶粒边界。在三维存储器的缩尺换代过程中，当薄膜二极管41的尺寸D与多晶硅的晶粒尺寸G接近时，尤其是当薄膜二极管41的特征尺寸f缩尺到40nm以下（包括40nm）时，每个薄膜二极管41仅含少量晶粒（如a、b、c、d、e），这导致其电气特性难以控制：即使两个薄膜二极管采用完全相同的设计（即具有相同的版图形状和相同的横截面），它们的电流－电压（伏－安）特性也可以差异很大。因此，窄线宽三维存储器会有较大的读写出错率。另外，由于多位元（multi-bit-per-cell）对存储元中电流的一致性要求极高，较大的电流波动也使窄线宽三维存储器难以实现多位元。

综上所述，窄线宽三维存储器的性能较差，且难以提高存储容量。为了克服这些缺陷，本发明提出一种小晶粒三维存储器。

发明内容

本发明的主要目的是提高窄线宽三维存储元的性能。

本发明的另一目的是增加窄线宽三维存储器的存储容量。

本发明的另一目的是降低窄线宽三维存储元的读写出错率。

本发明的另一目的是提高窄线宽三维存储元性能的稳定性。

根据这些以及别的目的，本发明提供了一种小晶粒三维存储器，它对窄线宽三维存储器做了进一步改进。

为了使三维存储器中存储层内的薄膜二极管具有可控的电气特性，本发明提出一种小晶粒三维存储器，它尤其适合于薄膜二极管的特征尺寸f缩尺到40nm以下（包括40nm）的三维存储器。小晶粒三维存储器中的薄膜二极管是小晶粒二极管。小晶粒二极管含有小晶粒材料，其晶粒尺寸G远小于二极管尺寸D。小晶粒材料的一个例子是纳米晶（nano-crystalline）材料。由于小晶粒二极管含有大量晶粒，单个晶粒导致的电流波动可以被平均掉。因此，小晶粒二极管具有可控的电气特性（如较小的电流波动），这可以极大地降低三维存储器的读写出错率。作为一个极端的例子，小晶粒二极管还可以采用非晶材料，以实现更好的电流控制，从而使三维存储器—尤其是三维掩膜编程只读存储器（3D-MPROM）—实现多位元（multi-bit-per-cell）。

与单晶晶体管比较，小晶粒二极管结构更为简单，故其缩尺换代更为容易。具体说来，单晶晶体管的缩尺换代受多种因素限制，如受光刻工艺、栅极材料、栅绝缘层材料、沟道设计、源漏设计等因素的限制；而小晶粒二极管的缩尺换代所受的限制要少得多，一般说来它仅受光刻工艺和晶粒尺寸限制。因此，存储层（小晶粒二极管）的特征尺寸f可以小于衬底层（单晶晶体管）的特征尺寸F。存储层（小晶粒二极管）的特征尺寸f还可以小于同期量产快闪存储器（flash）的特征尺寸F_f。