[发明专利]半导体器件的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件的形成方法。

背景技术

在现有技术中，为提高晶体管的沟道区的应力，常采用嵌入式锗硅（Embedded SiGe）技术引入应力以提高晶体管的性能。在2009年8月4日公开的公开号为US7569443B2的美国专利公开了一种采用嵌入式锗硅（Embedded SiGe）技术提高PMOS晶体管的性能的方法，即在需要形成源极和漏极的区域先形成锗硅（SiGe）层，然后再进行离子注入形成晶体管的源极和漏极。

随着半导体技术的工艺节点降低到28nm以下，现有技术采用形成凸出源极和漏极的技术，即在源极和漏极区域形成的锗硅层或碳硅层具有高出半导体衬底表面的凸出部分。一方面，该凸出部分可以方便作为晶体管与其他半导体器件的连接点。另一方面，该凸出部分可以降低晶体管的电阻。这进一步提高了晶体管的性能。

在现有技术中，形成带有凸出源极和漏极的晶体管的方法，包括：

参照图1，提供半导体衬底100，在半导体衬底100上形成第一栅极101和第二栅极102，形成覆盖衬底100、第一栅极101和第二栅极102的第一帽层103，在半导体衬底100中还形成有隔离结构104；

参照图1和图2，形成图形化的光刻胶层105，定义第二栅极102所在有源区的位置；以图形化的光刻胶层105为掩模，刻蚀第一帽层103，在第二栅极102侧壁形成侧墙106；接着以图形化的光刻胶层105和侧墙106为掩模，在第二栅极102两侧的衬底100中形成Σ形凹槽107；

参照图2和图3，去除图形化的光刻胶层105；接着，以剩余第一帽层103和侧墙106为掩模，在Σ形凹槽107中外延生长锗硅层108，锗硅层108高于衬底100表面；之后，去除剩余的第一帽层103；

参照图3和图4，形成第二帽层109，第二帽层109覆盖第一栅极101所在有源区和第二栅极102所在有源区；

参照图4和图5，形成图形化的光刻胶层110，定义第一栅极101所在的有源区的位置；以图形化的光刻胶层110为掩模，刻蚀第二帽层109，在第一栅极101侧壁形成侧墙111；接着以图形化的光刻胶层110和侧墙111为掩模，在第一栅极101两侧的衬底中形成Σ形凹槽112；

参照图5和图6，去除图形化的光刻胶层110；接着，以侧墙111为掩模，在Σ形凹槽112中外延生长碳硅层113，碳硅层113高于衬底100表面；之后去除图形化的光刻胶层110和剩余第二帽层109。

但是，使用现有技术的形成凸出源极和漏极的方法制造的晶体管性能不佳。

发明内容

本发明解决的问题是，使用现有技术的形成凸出源极和漏极的方法制造的晶体管性能不佳。

为解决上述问题，本发明提供一种新的半导体器件的形成方法，包括：

提供半导体衬底，在半导体衬底中形成隔离结构，所述隔离结构将半导体衬底隔开为第一有源区和第二有源区，所述第一有源区、第二有源区的类型相反；

形成位于第一有源区的第一栅极和位于第二有源区的第二栅极；

形成第一帽层，第一帽层覆盖所述半导体衬底、第一栅极和第二栅极；

图形化第一帽层，形成位于第一栅极周围的第一侧墙；

在所述第一侧墙两侧的半导体衬底中形成第一凹槽，在第一凹槽中外延生长第一半导体材料，所述第一半导体材料高于所述衬底表面，其中，第一帽层的材料保证在第一侧墙表面不会生长第一半导体材料，且图形化第一帽层时不会损伤隔离结构；

在形成第一半导体材料后，去除剩余的第一帽层；

去除剩余的第一帽层后，形成第二帽层，所述第二帽层覆盖隔离结构、第一有源区和第二有源区；

图形化所述第二帽层，在第二栅极周围形成第二侧墙；

在所述第二侧墙两侧的半导体衬底中形成第二凹槽，在第二凹槽中外延生长第二半导体材料，所述第二半导体材料高于所述衬底表面，其中，第二帽层材料保证在第二侧墙表面不会生长第二半导体材料，且图形化第二帽层时不会损伤隔离结构；

图形化剩余的第二帽层，在第一栅极周围形成第三侧墙。

可选的，当第一半导体材料为锗硅，第二半导体材料为碳硅时，第一帽层包括氮化硅层，第二帽层包括氮化硅层、位于氮化硅层上的氧化硅层；或者，当第一半导体材料为碳硅，第二半导体材料为锗硅时，第一帽层包括氮化硅层、位于氮化硅层上的氧化硅层，第二帽层包括氮化硅层。