[发明专利]一种晶圆测试方法

说明书

【技术领域】

本发明涉及晶圆测试领域，特别涉及一种晶圆测试方法。

【背景技术】

芯片（或者晶片）制造一般要经过晶圆（Wafer）制造、晶圆测试、切割、封装、成品测试等诸多生产环节。其中，晶圆测试的目的是将晶圆上功能不正确的晶片（Die）筛除，该功能不正确的晶片也可以称之为坏晶片、坏片或非正常晶片。现有技术中，在晶圆测试时，晶圆上的每颗晶片都被自动测试设备测试，不合格晶片被标上墨点，封装时不对这些坏片封装，如果对坏片进行封装，则增加了封装成本。晶圆的测试时间可分为走片时间和性能测试时间。其中，走片时间是指测试完一颗晶片后，将接触晶片上测试点的探针挪动到下一个被测试晶片所用的时间；性能测试时间为晶片的各种性能、参数的测试时间。当芯片面积较大时，一片晶圆上的晶片数目较小，如果每颗晶片测试时间不长，则每片晶圆测试时间也较短，因此，晶圆测试成本占晶圆成本的比例不高，经常可被忽略。

但是，随着电路设计技术的改进，芯片面积越做越小，比如，一片8英寸晶圆上可能生产16万颗晶片，如果每颗晶片测试时间为250mS，则一片晶圆测试需4万秒，大约需要11小时以上。如测试费用按每小时12美金计算，其测试成本需约133美金，如果晶圆制造成本为270美金，则晶圆测试成本占到晶圆制造成本的一半左右。

因此，有必要提供一种改进的技术方案来克服上述问题。

【发明内容】

本发明的目的在于提供一种晶圆测试方法，其可以减少晶圆的测试时间，从而降低芯片的成本。

为了解决上述问题，本发明提供一种晶圆测试方法，其包括:为晶圆设定非正常晶片映射图，其中该非正常晶片映射图包括有晶圆上的非正常晶片区域；和根据所述非正常晶片映射图对待测晶圆上的各个正常晶片区域进行测试而跳过对非正常晶片区域的测试。

进一步的，所述非正常晶片区域包括测试器件区域和/或分布在晶圆周边的晶片区域。

进一步的，所述为晶圆设定非正常晶片映射图包括：对多个晶圆进行测试，将坏片几率高于预定值的晶片区域设定为非正常晶片区域；和/或将晶圆中的测试器件区域设定为非正常晶片区域。

进一步的，所述根据所述非正常晶片映射图对待测晶圆上的各个正常晶片区域进行测试而跳过非正常晶片区域包括：对待测晶圆上的一个正常晶片区域进行测试；判定下一个晶片区域是否属于非正常晶片区域，如果是，则重复此步骤，如果否，在对上一个正常晶片区域测试完成后将测试探针移动至下一个正常晶片区域并进行测试。

与现有技术相比，本发明根据预先设定的非正常晶片映射图对待测晶圆进行测试，从而可以在测试时直接跳过待测晶圆中的非正常晶片，以减少晶圆的测试时间，从而降低芯片的成本。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为本发明的晶圆测试方法在一个实施例中的流程示意图；

图2为本发明在一个实施例中的晶圆的布局示意图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

晶圆测试的目的是将晶圆上功能不正确的晶片（Die）筛除，该功能不正确的晶片也可以称之为坏晶片、坏片或非正常晶片。现有技术中，在晶圆测试时，晶圆上的每颗晶片都被自动测试设备测试，不合格晶片被标上墨点，封装时不对这些坏片封装，如果对坏片进行封装，则增加了封装成本。晶圆的测试时间可分为走片时间和性能测试时间。其中，走片时间是指测试完一颗晶片后，将接触晶片上测试点的探针挪动到下一个被测试晶片所用的时间；性能测试时间为晶片的各种性能、参数的测试时间。