[发明专利]应用于高精度逐次逼近模数转换器的三段式电容阵列结构

说明书

技术领域

本发明涉及一种应用于高精度逐次逼近模数转换器中的数模转换（DAC）阵列，尤其涉及一种应用于高精度逐次逼近模数转换器的三段式电容阵列结构。

背景技术

随着整个集成电路和信息产业的高速发展，模数转换器的应用更加广泛，并朝着高速、高精度及低功耗方向发展。逐次逼近型模数转换器（SAR ADC）在众多模数转换器中，具有中等转换精度(8～16位)、中等转换速度(5MS/s以下)、低功耗和低成本的综合优势，尤其因制造工艺与现代数字互补金属氧化物半导体（CMOS）工艺的兼容性好，易于在较低的工艺成本下实现，可广泛应用于现代超大规模集成电路与片上系统(System on Chip，SoC)，所以在工业应用等领域中仍旧发挥着重要作用。

而作为逐次逼近型模数转换器中最重要的组成部分之一，数模转换器（DAC）起着将参考电压（Vref）进行二分的关键性作用，即通过开关的控制，使得DAC输出电压为Vref/2、Vref/4、Vref/8……然后再与输入电压（Vin）做比较，大于Vin，则对应位的码值为0，反之为1.如此反复进行N次比较，即可得到N位的转换精度。

但是目前传统的DAC所用的大部分为二进制加权的电容阵列，即相邻高位电容是低位电容容值的两倍，如果单位电容为C₀，那么对于一个14位的SAR ADC而言，就需要2¹⁴个单位电容，规模如此庞大的电容阵列不仅需要更大的芯片面积，而且会引入更大的寄生和工艺失配，限制了SAR ADC精度的提高。

精度为10位左右的SAR ADC目前所用的电容阵列大多采用两段式结构，在阵列中，如果耦合电容两边的单位电容数量相等，对于一个N位的模数转换器（ADC），所需电容为2^N/2+1C₀；不分段所需的电容为2^NC₀，可见，分段后电容减少为原来的1/2^N/2-1倍，这种对面积的节约是可观的。而如果ADC精度达到14位以上，甚至16位时，即使是两段式，在电容面积的节省方面，也捉襟见肘。

发明内容

针对上述现有技术，本发明提供一种应用于高精度逐次逼近模数转换器的三段式电容阵列结构。本发明在现有技术两段式电容阵列结构的基础之上，提出了三段式电容阵列的新型结构，并从理论和仿真中验证了其功能的正确性。将三段式电容阵列结构应用在逐次逼近型的模数转换器中，大幅度减小电容阵列的面积，降低功耗，减小寄生和失配造成的误差，提高模数转换器的转换精度。

为了解决上述技术问题，本发明一种应用于高精度逐次逼近模数转换器的三段式电容阵列结构予以实现的技术方案是：该三段式电容阵列结构包括多个电容、第一耦合电容和第二耦合电容；第一耦合电容和第二耦合电容与多个电容的一端连接，第一耦合电容和第二耦合电容将多个电容划分为相连的低段部、中段部和高段部，其中，所述低段部和中段部均分别包括4个电容，4个电容的大小依次为2^（0～3）C(C为单位电容)，所述高段部包括5～9个电容，该5～9个电容的大小依次为2⁰C、2^（0～7）C，从而构成一12～16位的模数转换器ADC；位于低段部和中段部之间的第一耦合电容的大小为1C，位于中段部和高段部之间的第二耦合电容的大小为17/16C；低段部和中段部中每个电容的另一端均分别设有用于控制接入参考电压Vref和接地GND的第一开关；高段部中每个电容的另一端均分别设有用于控制接入参考电压Vref、接地GND和输入电压Vin的第二开关；高段部的电容中，位于与中段部相邻一端的第二开关上的电容为补偿电容，第二耦合电容与高段部相连的连线为输出端，所述输出端设有一控制接入共模电平Vcm的第三开关T1。

与现有技术相比，本发明的有益效果是：