[发明专利]功率半导体器件及其制造方法在审

专利信息
申请号: 201310099590.3 申请日: 2013-03-26
公开(公告)号: CN104269357A 公开(公告)日: 2015-01-07
发明(设计)人: 顾悦吉;闻永祥;刘琛;刘慧勇 申请(专利权)人: 杭州士兰集成电路有限公司
主分类号: H01L21/331 分类号: H01L21/331;H01L29/739;H01L29/06
代理公司: 上海专利商标事务所有限公司 31100 代理人: 陆嘉
地址: 310018 浙江省杭州市(*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 功率 半导体器件 及其 制造 方法
【说明书】:

技术领域

发明涉及功率半导体器件领域,尤其涉及一种功率半导体器件及其制造方法。 

背景技术

绝缘栅双极型晶体管(IGBT,Insulated Gate Bipolar Transistor)产品自上世纪80年代至今已经发展至第六代产品,具体为场截止型IGBT。但是,传统的场截止型IGBT产品中的场截止结构的形成过程受到半导体器件薄片加工工艺以及激光退火工艺的限制,导致该类型的IGBT产品加工难度非常大。 

在传统的场截止型IGBT产品制造工艺中,场截止结构的形成工艺主要包括:在选定类型以及掺杂浓度的区熔型(FZ,Float-Zone)衬底上形成IGBT产品的正面结构;之后将衬底从背面研磨至所需的厚度;在此基础上,再通过选择型注入以及激光退火等工艺在衬底背面形成IGBT器件的场截止区。这种场截止型IGBT产品的制造工艺存在制造工序复杂、场截止区形成过程中的碎片率较高等问题。 

为克服上述工艺中涉及的问题,现有技术中还公开了多种工艺优化方案。参考图1至图3,现有技术公开了一种优化的工艺方法,利用具有选择性掺杂的衬底形成场截止型IGBT器件的场截止区。在该方法中,如图1所示,首先在具有第一导电类型且在深度方向上具有恒定浓度的衬底112上通过外延工艺形成场截止型IGBT器件的漂移区102,然后如图2所示,在该漂移区102上形成场截止型IGBT器件的正面结构,包括基区106、位于基区106中的发射区107、位于漂移区102上的栅介质层103、位于栅介质层103上的栅极结构104、位于发射区107上方的介质层105、形成于介质层105中的接触孔108、填充在介质层108中的发射电极109;之后如图3所示,利用研磨工艺从衬底112的背面研磨至所需的厚度,将衬底的保留部分作为场截止型IGBT器件的场截止区。上述制造工艺虽然避免了传统的场截止型IGBT产品复杂的场截止区制造过程,但是存在对衬底112的选择性高、 场截止区浓度受衬底112影响大等问题。 

另外,在IGBT产品不断的发展过程中,出现了一种新的IGBT产品,该型IGBT产品的主要特点就是在IGBT产品的背面P+集电区的上方存在一层掺杂浓度很低甚至为本征掺杂的空穴过渡区,通过控制空穴过渡区的浓度以及厚度来降低IGBT器件在导通时的空穴注入量,从而达到降低IGBT器件在关断过程所产生的能量损耗。该IGBT产品的工艺方案如下:在掺杂浓度很低或是本征掺杂的衬底上方外延生长一层用于控制空穴电荷的N型第一外延层,该第一外延层作为N型缓冲层,以及在N型缓冲层的上方外延生长IGBT器件的第二外延层,该第二外延层作为漂移区,之后在漂移区上形成IGBT器件的正面结构;之后利用研磨工艺从衬底的背面研磨至所需的厚度,将衬底的保留部分作为IGBT器件的空穴过渡区,且衬底的研磨不能触及第一外延层。在以上工艺结束后再通过注入工艺形成IGBT器件的P+集电区。但是,上述方法仍然存在制造工艺复杂等问题。 

发明内容

本发明要解决的技术问题是提供一种功率半导体器件及其制造方法,有利于降低IGBT器件的场截止区的制造难度,并能够避免碎片率高等问题。 

为解决上述技术问题,本发明提供了一种功率半导体器件的制造方法,包括: 

提供半导体衬底,所述半导体衬底具有相对的正面和背面; 

在所述半导体衬底的正面生长具有第一掺杂类型且纵向掺杂均匀的第一外延层; 

在所述第一外延层上生长具有第一掺杂类型的第二外延层,所述第二外延层的掺杂浓度低于所述第一外延层的掺杂浓度; 

在所述第二外延层上形成IGBT器件的基区、发射区、栅介质层和栅极结构,所述基区具有第二掺杂类型,所述发射区具有第一掺杂类型,所述第一掺杂类型和第二掺杂类型相反; 

从背面对所述半导体衬底进行减薄,至暴露出所述第一外延层的表面或者进一步减薄所述第一外延层至预设厚度,保留的第一外延层作为所述IGBT器件的场截止区; 

从背面对所述场截止区进行离子注入,以在其中形成第二掺杂类型的集电区。 

根据本发明的一个实施例,所述半导体衬底的晶向为<100>。 

根据本发明的一个实施例,所述半导体衬底具有第一掺杂类型或第二掺杂类型,或者所述半导体衬底是本征半导体衬底。 

根据本发明的一个实施例,所述第一掺杂类型为N型,所述第一外延层的掺杂浓度为5e14cm-3至1e16cm-3,所述第一外延层的厚度为2μm至50μm。 

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州士兰集成电路有限公司,未经杭州士兰集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310099590.3/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top