[发明专利]一种SRAM存储器及其制备方法

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种SRAM存储器及其制备方法。

背景技术

静态随机存储器(SRAM)作为挥发性存储器中的一员，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于PC、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。特别是，高速同步SRAM用于诸如工作站等超高速缓存器的应用，超高速缓存为再利用的数据或指令提供高速的存储。

在SRAM器件设计和生产过程中，由于不确定、随机误差、梯度误差等原因，一些设计时完全相同的半导体器件在生产后却存在误差，称为半导体器件的失配过程（Mismatch process）。失配过程成为通用模拟信号处理过程中的限制，尤其是在多路复用模拟系统（multiplexed analog systems），数字模拟转换器（digital-to-analog converters），参考来源（reference sources）中。在数字电路中器件的匹配也很重要，例如，在数字存储中的读写电路，以及静态随机存取存储器单元的电压范围。在MOS器件中由于器件尺寸的进一步降低以及可用信号振幅的减小，所述失配过程（Mismatch process）的影响变的尤为重要。

在技术方面，失配过程（Mismatch process）随着半导体器件尺寸的降低越来越多，约为σ（Δ（P））=1/面积^1/2，其中σ表示标准偏差，Δ（P）表示器件特性P的差异。

通常阈值电压失配（Vt mismatch）对于SRAM良率的提高是非常关键的，阈值电压失配（Vt mismatch）通常定义为σ(Δ(Vt))=1/(W×L)^1/2，通常电源电压降低以达到较低的功率消耗，器件的尺寸也越来越小，SRAM的静态噪声余量(statistic noise margin，SNM)也变得更小，阈值电压失配（Vt mismatch）对于SRAM也变得越来越重要。

在器件制备过程中通常会执行具有一定角度的LDD（Lightly dopeddrain）离子注入（halo/LDD）步骤，所述halo/LDD的步骤需要用到光刻胶，光刻胶灰化以及在湿法剥离的过程中会消耗一部分氧化物，将会引起生产工艺的偏差，例如使得栅极边缘变得粗糙，源漏区上剩余氧化物变的粗糙。越多的灰化以及湿法剥离工艺，会导致越严重的线边缘粗糙（Line edge roughness LER），同样源漏区剩余氧化物层也变得更加粗糙，而且在执行LDD后，所述粗糙程度变得更糟，工艺偏差更大，器件的阈值电压失配（Vt mismatch）也变得更加严重，SRAM的静态噪声余量(statistic noise margin，SNM)也变得更小，对SRAM的良率产生不利影响。在提高SARM器件良率方面，下拉晶体管（Pull Down，PD）的阈值电压失配（Vt mismatch）成为主要因素。

目前，SRAM下拉晶体管（Pull Down，PD）的LDD在形成栅极结构工艺之后，同样在PU（Pull Up，PU）LDD注入之后，从而导致了器件性能的降低，因此要提供半导体器件的性能，必须对目前器件的制备工艺进行改进。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种SRAM存储器的制备方法，所述方法包括：

提供半导体衬底；

对所述半导体衬底上的下拉晶体管进行halo/LDD离子注入；

对所述半导体衬底上的上拉晶体管进行halo/LDD离子注入；

对所述半导体衬底上的核心区的PMOS区域进行halo/LDD离子注入；

对所述半导体衬底上的核心区的NMOS区域进行halo/LDD离子注入；

对所述半导体衬底上的输入输出区的PMOS区域进行halo/LDD离子注入；

对所述半导体衬底上的输入输出区的NMOS区域进行halo/LDD离子注入。

作为优选，所述方法在对下拉晶体管进行halo/LDD离子注入前还包括以下步骤：

在所述半导体衬底上形成栅极结构，并对所述栅极结构刻蚀工艺损伤进行修复；

在所述栅极结构的侧壁上形成偏移侧壁。