[发明专利]基于multi-kernel MOS 的分区系统构建方法

说明书

技术领域

本发明涉及一种基于multi-kernel MOS(Module Operating System)的分区系统构建方法，适用于当前乃至今后多核、众核平台上分区系统的构建，可应用在航电系统、汽车电子、实时控制等领域。

背景技术

随着电子工艺技术的进步，深亚微米时代单个处理器芯片上所能集成的晶体管数可达数十亿之多，今后芯片制造工艺将继续按照摩尔定律发展。为了避开功耗、频率等限制因素，将更多的晶体管和能量用于有效的计算，目前处理器设计正呈现由单核、多核(几个～十几个核心)向众核(几十个、甚至成百上千个核心)转变的趋势，在某些领域(科学计算、消费类电子)，异构处理架构也开始投入实用。为了充分有效利用处理器芯片上越来越多的计算能力，提高系统的效能，工业和学术界近些年开始倾向于采用服务和资源整合的方式（如虚拟化技术、分区系统等），将更多相对独立的应用综合到同一个计算平台运行，从而充分发挥现代多核、众核处理器的计算能力，并进一步降低应用的总体功耗与成本。Aeronautical Radio公司提出的ARINC653分区系统规范为面向关键应用的服务和资源综合化技术提供了相应的标准，定义了系统与应用之间的接口及API(Application Programming Interface)服务功能，主要服务于航空航天、汽车电子、医疗器械等安全攸关领域。

分区系统使得多个关键应用整合在一台计算机成为可能，其关键在于在时间和空间两个维度将不同的应用以分区的形式隔离开来，同一系统中各分区运行于共有的操作系统环境MOS，彼此之间拥有独立的地址空间和处理器时间片，分区间的功能不会相互干扰，一个分区的失效或者故障不会传播到另一个分区，这使得整个系统的可靠性大大增强，并且分析与验证也更加容易。分区内部拥有自己的分区操作系统(POS:Partition Operating System)，POS上的执行单元为任务，多个任务相互协调，共同构成功能完整的分区应用。一般情况下，POS与任务运行在同一特权级，且任务往往可以无限制地访问整个分区所属地址空间。

传统的ARINC653分区系统的实现大多基于单核系统，随着多核、众核系统的普及，ARINC653面临着多处理器核心所带来的一系列挑战，如系统的可扩展性、核间通信延迟的不确定性、通信带宽的保障、共享总线的争用、通信拓扑结构的有效性以及处理器核心失效等问题。另外，对于日渐兴起的异构处理器平台，现有ARINC653分区系统标准也尚未提供相应规范。操作系统是解决分区系统多核问题的关键，目前分区系统所采用的MOS主要有VxWorks653、INTEGRITY-178B、PikeOS等，这些MOS普遍采用共享存储式架构模型，系统中所有处理器核心共享同一份操作系统内核代码及相应的数据结构，所有处理器ISA架构也必须相同。除此之外，传统的实时操作系统如RTEMS（Real Time Executive for Multiprocessor Systems）、uC/OS-II、RT-Linux等均采用共享存储式架构，在一个或者有限的几个处理器核心上具有较好的效率，但是在处理器核数增多的情况下，系统中由于数据结构共享而造成的互斥锁、cache（高速缓冲存储器）false-sharing(伪共享)与ping-pong效应等严重限制了多核并发性，并降低了系统总体效率，从而抵消多核所带来的性能优势，当处理器核数增多时，传统操作系统表现出了严重的可扩展性以及实时性问题。

发明内容

本发明针对分区系统在多核、众核平台上面临的问题，提出一种基于multi-kernel MOS的分区系统构建方法，以提升系统的可扩展性和实时性，并适应未来体系结构发展趋势。

一种基于multi-kernel MOS的分区系统构建方法，针对多核、众核异构系统，包括如下步骤：

步骤1：为系统中的处理器核心和分区分别建立拓扑结构图，然后基于负载均衡及通信延迟最小化的原则，将系统中各分区映射到合适的处理器核心上运行；负载均衡是指系统中各处理器核心负载(分区)均衡，通信延迟最小化是指系统中各分区间通信延迟加权和最小化；

所述的映射的约束条件为：

1)每个分区被映射到指令集架构（Instruction Set Architecture，简称ISA）匹配的处理器核心；

2)每个分区需要的处理器核心数与映射的处理器核心数相符；

3)每个处理器核心上映射的分区集合满足实时可调度性要求。