[发明专利]采用数据驱动机制多处理器间数据通信电路

权利要求书

1.一种采用数据驱动机制的多处理器间数据通信电路，由一个交叉开关矩阵（1）、4个数据流存储器（2⁰、2¹、2²、2³）和4个匹配电路（3⁰、3¹、3²、3³）构成，其特征是：所述4个匹配电路（3⁰、3¹、3²、3³）的输出连接到交叉开关矩阵（1），而交叉开关矩阵（1）的4个输出分别连接到4 数据流存储器（2⁰、2¹、2²、2³）；发送数据传送时，源CPU根据定义的协议经过4个匹配电路（3⁰、3¹、3²、3³）发送数据至交叉开关矩阵（1）实现数据传输；接收数据时，首先源数据经过交叉开关矩阵（1）路由选择后传送至交叉开关矩阵（1）的相对应的输出端口，输出的数据分别进入4个数据流存储器（2⁰、2¹、2²、2³），经过数据流存储器（2⁰、2¹、2²、2³）完备性检测后，取出函数号与数据传送至相应的目的CPU。 

2.根据权利要求1所述的采用数据驱动机制的多处理器间数据通信电路，其特征在于所述四个数据流存储器（2⁰、2¹、2²、2³），均由一个FIFO存储模块（2-1）、一个数据处理模块（2-2）、标签更新模块（2-3）、RAM数据存储模块（2-4）和FIFO函数存储模块（2-5）构成，其连接方式：所述FIFO存储模块（2-1）的数据输出连接至数据处理模块（2-2），数据处理模块（2-2）的写数据连接至RAM数据存储模块（2-4），数据处理模块（2-2）的函数0和函数1连接至标签更新模块（2-3），标签更新模块（2-3）的数据输出连接至FIFO函数存储模块（2-5）。首先，数据进入FIFO（2-1）缓冲，只要检测到FIFO非空，数据处理模块（2-2）读取数据，提取出数据中的函数号、数据号和有效数据，由函数号和数据号进入地址生成器生成写地址连接至RAM数据存储模块（2-4）的写地址，有效数据根据写地址出入至RAM数据存储模块（2-4），函数号、数据号等生成操作数标签分别连接至标签更新模块（2-3），标签更新模块（2-3）检测操作数标签，若都为真，则将此函数标签存储至FIFO函数存储模块（2-5）缓存函数标签，等待CPU读取标签。

3.根据权利要求2所述的采用数据驱动机制的多处理器间数据通信电路，其特征在于所述的数据处理模块（2-2）由地址生成器、译码器、位扩展和两组寄存器组成。其连接方式是：数据输入首先分段取出数据号、函数号和有效数据，然后将取出的数据号与函数号送至地址生成器生成相应的数据存储地址，同时函数号进入译码器译码、数据号则进行位扩展与fifo的空信号的取反相与生成时能信号控制操作数标签。

4.根据权利要求2所述的采用数据驱动机制的多处理器间数据通信电路，其特征在于所述标签更新模块（2-3）由上升沿检测电路及必要的逻辑门组成，其连接方式：将两个操作数标签相与后进入上升沿检测电路看是否有跳变，生成信号相或作为输出使能信号，有上升沿的则数目数据到达，将上升沿检测电路生成的信号寄存，作为标签输出。

5.根据权利要求1所述的采用数据驱动机制的多处理器间数据通信电路，其特征在于所述的四个匹配电路（3⁰、3¹、3²、3³）均由一个上升沿检测电路与寄存器组组成，其连接方式：输入有效先进入一级寄存器寄存，下一个时钟到来时，将当前输入有效与之前寄存的输入有效的取反相与，得到的结果再用寄存器输出寄存，有效数据则直接进入寄存器寄存，通过检测有效信号的上升沿来标注数据位有效数据。