[发明专利]一种片上系统SoC命令处理的方法、装置及芯片

说明书

技术领域

本发明涉及SoC数据处理领域，特别是涉及一种片上系统SoC命令处理的方法，一种片上系统SoC命令处理的装置，以及一种片上系统SoC芯片。

背景技术

SoC(System on a Chip，片上系统)自20世纪90年代后期出现以来，受到了学术界和工业界的极大关注，SoC通常将微处理器、模拟IP(Intelligence Property)核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上，具有小型、轻量、低功耗、多功能、高可靠和低成本化等特征，在计算机、通信、消费类电子工控、交通运输等领域应用十分广泛。SoC并不是将这些功能组成模块简单地通过微电子集成工艺直接集成在一起，各个功能子模块之间必须有机地联系在一起，他们之间能够交换数据，并且能够避免发生错误，这样才能作为一个整体工作。所有这些需要一个具有交换数据功能的单元来实现系统的有效集成，即片上互连技术，或者更确切地说也就是确定IP核之间的通信机制。良好的片上互连策略不仅可以提高核的可重用性，而且是保证系统的可靠性和快速集成的重要前提。

参照图1所示的一种片上系统SoC的组成示意图，基于IP核和片上互连的SoC可以抽象划分为两个部分：数据通信模块和数据处理模块。对于片上系统而言，数据通信模块承担着片上系统各个数据处理模块之间的通信；数据处理模块则是系统中承担运算功能的基本单元，例如嵌入式微处理器中的RISC核心，负责运行程序并控制其他处理单元的运算。其中片上系统大部分的数据处理模块受到嵌入式微处理器的控制，数据处理模块与数据通信模块的接口通常包括两部分，master部分和slave部分。Master部分主要负责与其他数据处理模块的数据交换，而slave部分通常用于接收微处理器的命令。随着SoC系统的复杂性不断提高，数据处理模块的规模也越来越大，传统其slave部分接收微处理器的命令也越来越多。传统上通常采用寄存器的方式来存储所有微处理器发送的命令。但是随着规模的越来越大，数据处理模块不能进行及时的处理。

因此，本领域技术人员迫切需要解决的问题之一在于，提出一种片上系统SoC命令处理的方法和装置，用以保证命令的处理效率。

发明内容

本发明所要解决的技术问题是提供一种片上系统SoC命令处理的方法，一种片上系统SoC命令处理的装置，以及一种片上系统SoC芯片，用以保证命令的处理效率。

为了解决上述问题，本发明公开了一种片上系统SoC命令处理的方法，其特征在于，所述片上系统SoC中包括微处理器及多个寄存器缓冲区，所述的方法包括：

将所述微处理器发送的不同命令分别存入不同寄存器缓冲区中；

分别从对应的寄存器缓冲区中按序读取并执行相应的命令；

当所述命令全部执行完毕时，发送中断信号至所述微处理器。

优选地，所述寄存器缓冲区为静态随机存储器SRAM。

优选地，所述片上系统SoC中还包括寄存器缓冲区接口，所述命令为所述微处理器在空闲时通过寄存器缓冲区接口集中发送。

优选地，所述分别从对应的寄存器缓冲区中按序读取并执行相应的命令的步骤包括：

确定当前读取的寄存器缓冲区；

从所述当前读取的寄存器缓冲区中读取相应的命令；

执行所述读取的相应命令；

依据所述执行结果确定下一个对应的寄存器缓冲区；

从所述下一个对应的寄存器缓冲区中读取下一命令；

执行所述读取的下一命令；

判断所述命令是否执行完毕，若否，则返回所述依据执行结果确定下一个对应的寄存器缓冲区的步骤继续执行，若是，则执行所述当命令全部执行完毕时，发送中断信号至所述微处理器的步骤。

优选地，所述执行读取的相应命令的步骤包括：

解析所述读取的相应命令；

依据所述解析结果执行相应的操作。

本发明实施例还公开了一种片上系统SoC命令处理的装置，所述片上系统SoC中包括微处理器及多个寄存器缓冲区，所述的装置包括：

命令存入模块，用于将所述微处理器发送的不同命令分别存入不同寄存器缓冲区中；

命令执行模块，用于分别从对应的寄存器缓冲区中按序读取并执行相应的命令；

中断信号发送模块，用于当所述命令全部执行完毕时，发送中断信号至所述微处理器。

优选地，所述寄存器缓冲区为静态随机存储器SRAM。

优选地，所述片上系统SoC中还包括寄存器缓冲区接口，所述命令为所述微处理器在空闲时通过寄存器缓冲区接口集中发送。