[发明专利]用于配置可编程的硬件的通信装置和方法

说明书

技术领域

本发明涉及一种用于配置或编程可编程的硬件的通信装置以及一种相应的方法。

背景技术

在许多网络中使用串行接口而非并行接口。原因在于降低构建技术和连接技术（例如管脚数目）的成本、简化系统设计以及通过并行使用串行接口实现传输数据带宽的可缩放性。

该趋势尤其是在消费电子（Consumer Electronics）领域中以大量串行接口标准呈现。这些串行接口标准通常用于与周边设备例如硬盘或显示器通信。然而除了少数管脚之外，这些接口还使用复杂协议，这些协议需要高的实施开销。为了例如在PC的主板上或在手持设备内在逻辑模块（IC）之间的数据传输，目前的接口将多个串行数据流（例如PCI-Express或Quickpath）聚束并且由此使系统设计员实现带宽的可缩放性。

在汽车技术领域中，串行接口（SPI，Serial Peripheral Interface）用于在控制设备中在可构建为集成电路（IC，Integrated Circuit）的逻辑模块之间传输数据。该标准描述了在被构建为主机的部件与被构建为从机的部件之间的双向、同步以及串行的数据传输。在此，接口在主机与从机之间包括至少三条线路，通常为两条数据线路和一条时钟线路。在有多个从机的情况下，部件中的每一个都需要由主机进行的附加的选择线路或选中线路。SPI接口能够实现菊链环（Daisy-Chain）或总线拓扑结构。

在少数情况下，SPI接口并不适于传输时间关键的激励信号，以便符合目前安全关键的应用例如ESP的实时要求。经常利用SPI接口还只是进行诊断和状态信息交换。时间关键的激励信号通常通过利用定时器单元和/或专用接口以高开销被传输给执行器和/或传感器的分析电路的激励部件。

在应用总线拓扑结构形式的SPI接口中，在较高数据率的情况下出现越来越差的信号完整性并且由于EMV特性差而出现高干扰影响。此外，只有发送信号与时钟信号同步地被传输，而接收信号的相位相同传输由于在从机中的内部延迟时间在高数据率的情况下愈发难以设计并且会在数据传输中引发错误。

在SPI接口在菊链环拓扑结构（即环形拓扑结构）中的应用中，形成非常高的等待时间，所以该形式目前并不能够有效地使用在汽车控制设备中。

在DE 10 2010 041427中公开了一种通信装置，其相对于已知通信装置具有明显优点。该通信装置环形地（优选以菊链环托盘结构形式）构建并且具有至少两个用户装置，所述用户装置彼此串行（优选通过点对点连接）连接。在用户装置之下有一个主机以及一个或多个从机。每个从机都具有移位寄存器，优选1位移位寄存器。由此，可以通过通信装置即通过环将数据从用户装置以一位的最小延迟从一用户装置传输到一用户装置。

数十年来，可编程逻辑部件（例如现场可编程门阵列，FPGA）用于原型构造到中等大小的系列生产。在此，可编程逻辑装置（硬件功能）借助配置即改变存储器元件中的内容来控制，在功能上进行设计。用于配置的数据从存储器部件（例如闪存存储器）读取并且供FPGA使用。FPGA本身（主机）控制该过程或通过外部控制器（例如微控制器，另外的可编程的部件）初始化和执行该过程。

根据现有技术，配置数据（比特流）通过串行接口（串行外围接口（Serial Peripheral Interface），SPI）或借助并行数据传输从存储器读取。在外部控制器的情况下，数据接着通过FPGA制造商特定的接口写入FPGA中。在此，需要至少一个时钟线路（Clock（时钟））、数据线路（Data（数据））和确认线路（确认或者就绪）。现在，如果将其他部件加入传输路径（例如第二存储器或多个FPGA），则必须将线路翻倍。

在US 7,265,578 B1中例如公开了一种用于通过SPI和JTAG进行系统内编程的方法。在US 7,554,357 B2中公开了对菊链环装置中的可编程逻辑部件的有效配置。

发明内容