[发明专利]包括EET反馈的数据处理系统及方法

权利要求书

1.一种数据处理系统，所述数据处理系统包括：

数据处理电路，其中所述数据处理电路包括：

数据检测器电路，可操作用于将数据检测算法应用于样本数据集，以得到检测输出；

检测输出的错误计数电路，可操作用于产生与保留于所述检测输出中的错误数对应的输出侧错误计数，其中所述检测输出的错误计数电路可操作用于将所述输出侧错误计数提供到所述数据处理电路的外部；

数据解码器电路，可操作用于将数据解码算法应用于所述检测输出，以得到解码输出；以及

解码输出的错误计数电路，可操作用于产生与保留于所述解码输出中的错误数对应的输入侧错误计数，其中所述解码输出的错误计数电路可操作用于将所述输入侧错误计数提供到所述数据处理电路的外部。

2.根据权利要求1所述的数据处理系统，其中所述输入侧错误计数是第一输入侧错误计数；其中所述解码输出是与将所述解码算法应用于所述检测输出的第一局部迭代对应的第一解码输出；并且其中所述数据解码器电路可操作用于将所述数据解码算法应用于所述检测输出，以得到与将所述解码算法应用于所述检测输出的第一局部迭代对应的第二解码输出；并且其中所述解码输出的错误计数电路还可操作用于产生与保留于所述第二解码输出中的错误数对应的第二输入侧错误计数。

3.根据权利要求1所述的数据处理系统，其中所述数据检测算法选自包括Viterbi算法数据检测算法和最大后验数据检测算法的组。

4.根据权利要求1所述的数据处理系统，其中所述数据解码器电路是低密度奇偶检验解码器电路。

5.根据权利要求1所述的数据处理系统，其中所述数据处理系统被实现为选自包括存储装置和接收装置的组中的装置的一部分。

6.根据权利要求5所述的数据处理系统，其中所述输入侧错误计数和所述输出侧错误计数被提供到所述装置的外部。

7.根据权利要求1所述的数据处理系统，其中所述数据处理系统被实现为集成电路的一部分。

8.根据权利要求7所述的数据处理系统，其中所述输入侧错误计数和所述输出侧错误计数被提供到所述集成电路的外部。

9.根据权利要求1所述的数据处理系统，其中所述系统还包括：

处理器件，被配置用于至少部分地基于所述输入侧错误计数和所述输出侧错误计数而确定所述数据处理电路的特性。

10.根据权利要求9所述的数据处理系统，其中所述处理器件被进一步配置用于标示多个输出侧错误计数和多个输入侧错误计数。

11.根据权利要求10所述的数据处理系统，其中所述处理器件被进一步配置用于对所述多个输出侧错误计数进行平均以得到第一曲线以及用于对所述多个输入侧错误计数进行平均以得到第二曲线。

12.一种数据处理电路分析系统，所述系统包括：

数据处理电路，其中所述数据处理电路包括：

数据检测器电路，可操作用于将数据检测算法应用于样本数据集，以得到检测输出；

检测输出的错误计数电路，可操作用于产生与保留于所述检测输出中的错误数对应的输出侧错误计数，其中所述检测输出的错误计数电路可操作用于将所述输出侧错误计数提供到所述数据处理电路的外部；

数据解码器电路，可操作用于将数据解码算法应用于所述检测输出，以得到解码输出；以及

解码输出的错误计数电路，可操作用于产生与保留于所述解码输出中的错误数对应的输入侧错误计数，其中所述解码输出的错误计数电路可操作用于将所述输入侧错误计数提供到所述数据处理电路的外部；

处理器件，被配置用于至少部分基于所述输入侧错误计数和所述输出侧错误计数来确定所述数据处理电路的特性。

13.根据权利要求12所述的系统，其中所述输入侧错误计数是第一输入侧错误计数；其中所述解码输出是与将所述解码算法应用于所述检测输出的第一局部迭代对应的第一解码输出，并且其中所述数据解码器电路可操作用于将所述数据解码算法应用于所述检测输出，以得到与将所述解码算法应用于所述检测输出的第一局部迭代对应的第二解码输出；其中所述解码输出的错误计数电路还可操作用于产生与保留于所述第二解码输出中的错误数对应的第二输入侧错误计数；并且其中所述数据处理电路的特性包括对于给定的全局迭代通过所述数据解码器电路的所期望的局部迭代次数。