[发明专利]一种通过并行总线扩展MDIO接口的装置及其实现方法

权利要求书

1.一种通过并行总线扩展MDIO接口的装置，其特征在于：包括MPU、CPLD、Switch；

所述MPU，为包含并行总线的MPU；

所述CPLD，为包含并行总线转MDIO功能的可编程器件；

所述Switch，为包含MDIO管理接口的网络转发芯片，包含多个PHY设备；

所述CPLD与所述MPU通过并行总线连接，所述并行总线包含一组控制总线、一组地址总线、一组数据总线；

所述CPLD与所述Switch通过MDIO管理接口相连接。

2.如权利要求1所述的一种通过并行总线扩展MDIO接口的装置，其特征在于：

所述CPLD包含并行总线模块、MDIO接口模块；其中所述并行总线模块包括PHY地址寄存器、寄存器地址寄存器、读数据寄存器、写数据寄存器；所述MDIO接口模块包含时钟信号线和数据信号线，直接和Switch的MDIO接口相连；其中所述CPLD的并行总线模块通过编程满足MPU的总线时序，所述CPLD的MDIO接口模块满足MDIO管理接口的时序要求。

3.如权利要求2所述的一种通过并行总线扩展MDIO接口的装置的实现方法，其特征在于：包括：

MPU通过并行总线中的控制总线和地址总线，选中当前的CPLD设备，然后通过数据总线向CPLD内部的并行总线模块中的寄存器，包括PHY地址寄存器和寄存器地址寄存器中写入需要操作的Switch的PHY地址、寄存器地址和读写标志位；

如果此时MPU为读操作，则CPLD的MDIO接口模块根据CPLD并行总线模块中的PHY地址、寄存器地址的值，模拟MDIO的时序，向外部的Switch设备发起读指令，并接收Switch返回的数据，存入到CPLD内部并行总线模块中的读数据寄存器，CPLD的并行总线模块接收到读到的数据后，通知MPU来获取读到的数据，此时完成整个读流程；

如果MPU需要对Switch进行写操作，则首先发送Switch的PHY地址、寄存器地址和写标志位，然后向CPLD内部并行总线模块中的写数据寄存器中写入需要写入到Switch寄存器中的值，完成以上步骤，并行总线模块发送所有数据给MDIO接口模块，由MDIO接口模块按照MDIO的接口时序向Switch的寄存器中写入数据，此时完成整个写过程。