[发明专利]硅通孔布局结构、硅通孔互联结构的形成方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种硅通孔布局结构、硅通孔互联结构的形成方法。

背景技术

随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠（Die Stacking）、封装堆叠（Package Stacking）和基于硅通孔（Through Silicon Via，TSV）的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：（1）高密度集成；（2）大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片（SOC）技术中的信号延迟等问题；（3）利用硅通孔技术，可以把具有不同功能的芯片（如射频、内存、逻辑、MEMS等）集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。

目前形成硅通孔互联结构的主要方法包括：提供半导体衬底，在所述半导体衬底上形成掩膜层，所述掩膜层具有对应后续形成的通孔的开口；沿开口刻蚀所述半导体衬底，在所述半导体衬底中形成若干硅通孔；采用电镀工艺才所述掩膜层的表面以及通孔的侧壁和底部表面形成金属铜层，所述金属铜层填充满通孔；采用化学机械研磨工艺平坦化所述金属铜层，去除通孔和开口之外的金属铜层，在通孔中形成互联结构。

但是现有采用化学机械研磨工艺对金属铜层进行减薄时，容易在掩膜层上造成金属铜的残留，影响形成的铜互连结构的稳定性。

发明内容

本发明解决的问题是防止硅通孔工艺中，化学机械研磨后，在掩膜层表面形成金属的残留。

为解决上述问题，本发明技术方案提供了一种硅通孔互联结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域，半导体衬底上第一区域之外的区域为第二区域；刻蚀第一区域和第二区域的半导体衬底，在第一区域和第二区域的半导体衬底中形成若干分立的通孔，第一区域的通孔密度大于通孔的平均密度，且所述通孔的平均密度小于等于2%，其中，第一区域的通孔密度为第一区域内的所有通孔的开口面积之和与第一区域的半导体衬底的表面积之比，通孔的平均密度为第一区域和第二区域内所有通孔的开口面积之和与第一区域和第二区域的半导体衬底的总表面积之比；在所述半导体衬底上形成金属层，金属层填充满所述通孔；采用化学机械研磨工艺平坦化所述金属层，形成硅通孔互联结构。

可选的，所述第一区域的半导体衬底的表面积小于等于28mm²且大于14mm²时，第一区域的通孔密度与通孔的平均密度的差值小于等于1.25%。

可选的，所述第一区域的半导体衬底的表面积小于等于14mm²且大于3mm²时，第一区域的通孔密度与通孔的平均密度的差值小于等于2.75%。

可选的，所述第一区域的半导体衬底的表面积小于等于3mm²且大于0.5mm²时，第一区域的通孔密度与通孔的平均密度的差值小于等于4.75%。

可选的，所述第一区域的半导体衬底的表面积小于等于0.5mm²且大于0.16mm²时，第一区域的通孔密度与通孔的平均密度的差值小于等于6.75%。

可选的，所述第一区域的半导体衬底的表面积小于等于0.16mm²且大于0mm²时，第一区域的通孔密度与通孔的平均密度的差值小于等于13.75%。

可选的，所述半导体衬底上第一区域的数量大于等于两个，每一个第一区域的表面积相等或不相等。

可选的，所述化学机械研磨工艺采用的研磨液的主体成分为二氧化硅，质量百分比浓度为1.0～1.2g/ml，稀释剂为去离子水，PH值为5.5～6.5，研磨液的流量为100～200毫升每分钟，研磨工艺中研磨垫的转速为70～90转每分钟，研磨头的转速为80～100转每分钟，抛光工艺的压力为15～30千帕。

可选的，所述第一区域和第二区域的半导体衬底的总表面积等于单个芯片的面积。

可选的，所述半导体衬底上还形成有掩膜层，掩膜层中具有与通孔位置相对应的开口，进行化学机械研磨工艺时，以掩膜层作为停止层。

可选的，所述掩膜层的材料为氮化硅、氧化硅、碳化硅、氮氧化硅、氮化硼或无定形碳。