[发明专利]集中式中断控制器

说明书

本申请是2006年11月27日提交的、申请号为200680041630.7的、发明名称为“集中式中断控制器”的申请的分案申请。

技术领域

本发明涉及控制中断的电子电路领域。更具体地，本发明涉及用于多个处理单元的集中式高级可编程中断控制器。

背景技术

作为任意计算机系统执行的基础，处理单元执行包括对于各个间歇“服务”的控制的一些操作，所述各个间歇“服务”通过耦合到所述计算机系统的外围设备来请求。输入/输出(“I/O”)外围设备，包括例如打印机、扫描仪和显示设备这样的计算机产品，需要主处理器的间歇服务以确保适当地运行。服务例如可以包括数据传送、数据捕获和/或控制信号。

每一个外围设备典型地具有一个不同的服务调度，其不仅依赖于设备的类型而且依赖于自身的编程运用。当运行一个或多个背景程序时，主处理器根据这些设备各自的需要，在这些设备中复用其服务活动。使用至少两种通知(advise)主机服务需求的方法：轮询和中断方法。在前一方法中，周期性地检查每一个外围设备以查看表示服务请求的标志是否被设置。在后一方法中，将设备服务请求路由到能够中断主机的中断控制器，强制分支从它的当前程序转移到特定的中断服务程序。该中断方法是有利的，因为主机不需要投入用于轮询的不必要的时钟周期。本发明采用了后一种方法。

随着多处理器计算机系统的出现，在处理器间动态分配中断的中断管理系统被实现。高级可编程中断控制器(“APIC”)是这样的多处理器中断管理系统的一个例子。应用于许多多处理器计算机系统中，APIC中断传送机制能够被用于检测来自于另一个处理器单元的或者来自于外围设备的中断请求，并且通知一个或多个处理器单元与该中断请求相对应的特定服务需要被执行。可以在Carson等人的名称为“多处理器可编程中断控制系统”的美国专利申请5283904中找到关于APIC中断传送系统的更多细节。

许多传统的APIC在设计中是硬件密集的，因此需要大量的门(也就是说，高的门计数)。在许多的多处理器系统中，每一个核心具有它自己专用的完全自包含(self-contained)于该核心中的APIC。对于其他的多处理器系统，每一个核心是具有多个逻辑处理器的同步的多线程核心。对于这样的系统，每一个逻辑处理器和一个APIC相关，这样使得每一个多线程核心包括多个APIC中断传送机制，其中的每一个均保持其自身的构架状态并且实施其自身的控制逻辑，该控制逻辑通常和每一个其他的APIC的控制逻辑一样。对于多处理器系统的任一种类型，多个APIC的管芯面积和漏泄功率消耗可能会不合意的那样大。此外，与用于在多处理器系统中传送中断的多个APIC的操作相关的动态功率消耗也可能会不合意的那样大。

附图说明

参考随后的附图可以理解本发明的实施例，其中相似的元件用相似的数字来表示。这些附图并不是限制的，而是用来解释多个处理单元的集中式APIC控制器的设备、系统和方法的所选择的实施例。

图1是说明为多个处理单元提供中断控制的集中式中断控制器的至少一个实施例的框图；

图2是说明集中式中断控制器的至少一个实施例的进一步细节的框图；

图3是说明多定序器系统的不同实施例的框图；

图4是说明用于多个核心的中断状态的中央储存库的至少一个实施例的框图；

图5是说明用于集中式中断控制器的中断定序器块的操作的至少一个实施例的状态转移图；

图6是说明能够执行所公开的技术的计算机系统的至少一个示例性实施例的框图。

具体实施方式

下面的论述描述了多个处理单元的集中式APIC的方法、系统和制造产品的实施例。这里所描述的机制能够和单核心或者多核心多线程系统一起使用。在下面的描述中，阐述了许多特定的细节，例如处理器类型，多线程环境、系统配置、以及在多定序器(multi-sequencer)系统中的定序器的数量和类型等，以提供对于本发明的更加详细的理解。然而本领域技术人员会认识到的是，在没有这些特定的细节的情况下也能够实施本发明。此外，没有详细地示出一些公知的构架、电路等，以避免不必要地使本发明变得模糊。

图1是说明包括集中式中断控制器110的系统100的至少一个实施例的框图。系统100包括多个核心104(0)-104(n)。图1的虚线和椭圆说明系统100能够包括任意数目(n)的核心，其中n≥2。本领域技术人员将认识到，系统的一个可替代实施例可以包括单独的同步多线程(“SMT”)核心(例如n=1)，如下面所解释的。