[发明专利]阈值电压器件的替换方法及装置

说明书

技术领域

本发明涉及集成电路制造和设计领域，具体而言，涉及一种阈值电压器件的替换方法及装置。

背景技术

随着集成电路工艺向超深亚微米和纳米数量级方向的飞速发展，特别是当今移动设备和电池供电装置大规模地推广应用，使得功耗成为制约集成电路发展的一个重要因素。集成电路的功耗由两部分构成：动态功耗和静态功耗。而动态功耗主要是由电路状态转换功耗和短路功耗所组成。电路状态转换功耗是电路中驱动单元输出节点发生状态变化时对负载电容进行充放电所消耗的功率；短路功耗是电路中节点在翻转过程中对标准单元内部节点电容充放电引起的P型晶体管和N型晶体管瞬间导通而产生的瞬时短路功耗；静态功耗，即漏电功耗，是当逻辑门的状态不发生翻转时产生的，也就是当电路处于静止状态时产生的功耗。静态功耗通过亚阈值泄漏功耗、栅氧隧穿泄漏电流和带间隧穿泄漏电流等途径产生。随着集成电路所用到的库单元沟道长度越来越短，栅氧厚度越来越薄，使得现有的漏电流越来越大，从而造成静态功耗在集成电路的总功耗中所占比重越来越大，因此，对现有集成电路的静态功耗的优化越来越受到人们的重视。

多阈值电压器件替换的方法是目前工业界用来降低静态功耗应用范围最广的方法。同一个器件特征标示（cell_footprint）的不同阈值电压的器件的功能、形状、大小及引脚的位置都是相同的，替换后不会改变设计所实现的功能、器件的布局及器件连线的布线。高阈值的晶体管的漏电电路比较小，但延迟时间比较大；低阈值的晶体管的漏电电路比较大，但延迟时间比较小。多阈值电压器件替换的方法就是结合高阈值电压器件和低阈值电压器件的各自优点，在电路的时序关键路径中使用低阈值的器件来提高集成电路的性能，在电路的时序非关键路径中使用高阈值的器件来降低静态功耗。

工艺、电压和温度是影响电路性能的三个基本因素，但是不可能穷尽其所有组合来分析电路行为。相关技术中，在签核（signoff）阶段通常采用抽样分析的方法，考虑这三者的极端情况组合，以保证设计在整个组合空间中都能正常工作。

在进入纳米工艺之后，上述抽样分析方法遭遇了极大的挑战，最主要的问题在于采样点数目急剧膨胀。由于随着晶体管尺寸的不断变小，时序路径延迟由之前的器件延迟占主导地位变为由线延迟占主导地位。计算线延迟时，电阻电容的提取方式对静态时序分析非常重要。现代数字电路要保证能在各种极端环境下正常工作，而且在各种环境下的频率要求不尽相同，因此物理设计中考虑工作电压温度要比以前多很多。为了满足数字电路高性能要求的同时也要考虑低功耗，因此数字电路存在着多个工作模式，例如：在正常工作模式下数字电路运行在比较高的频率下，这时数字电路功耗比较大，当数字电路处于休眠模式时，数字电路运行在比较低的频率下，这时数字电路功耗比较低。可以将数字电路以某种工作模式运行在某个工艺角下定义为数字电路的一种时序分析模式（scenario）。当数字电路有m1种工作电压、m2种工作温度、m3种提取电容电阻的模式、m4种工作模式时，数字电路总的scenario数量就有m1*m2*m3*m4种。随着工艺逐步改进，为了保证数字电路时序分析的精度，工作电压种类、工作温度种类、电阻电容提取模式种类、数字电路工作模式种类都会发生增长，数字电路的时序分析模式会呈指数级增长的趋势。因此，如何在多工艺角多模式下在不降低集成电路的性能的前提下快速地获取可以替换为高阈值器件的器件来降低静态功耗对设计者而言是一个巨大的挑战。

下面对相关技术中几种主要的降低大规模集成电路静态功耗的技术方案进行介绍。

技术方案一、该发明首先将所有的器件均替换为低阈值电压的器件，其次计算每个逻辑块的延迟时间t1和静态功耗p1，再次计算替换为相应的高阈值器件后的延迟时间t2和静态功耗p2，从而得到△t=t2-t1，△p=p1-p2，然后在判断T（slack）-△t是否大于0，如果是，则该器件可以替换为高阈值电压的器件。

该技术方案存在以下几点缺陷：

（1）该发明没有考虑到多工艺角多模式情况下如何降低静态功耗的情况；

（2）该发明仅考虑了两种电压阈值的情况，而随着工艺的发展，器件的电压阈值越来越多，电压阈值的增多会使得该发明的技术方案效率较低；

（3）该发明要计算每一个逻辑块的延迟时间和静态功耗，特别是在多工艺角多模式下，需要耗费大量的时间；

（4）该发明在选择器件替换为高阈值电压器件时，只是考虑到是否违反建立时间松弛的问题，而没有考虑到替换哪个器件能够高效地降低静态功耗。